XXXII Неделя науки СПбГПУ. Материалы межвузовской научно-технической конференции. Ч.V: С.69-70 © Санкт-Петербургский государственный политехнический университет, 2004

УДК 681.3

А.Ю.Федоров (6 курс, каф. АиВТ), С.Л.Максименко, ст. преп.

ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ ПОДДЕРЖКИ ТЕСТИРОВАНИЯ ЦИФРОВЫХ УСТРОЙСТВ С ПРИМЕНЕНИЕМ ЈТАG-ИНТЕРФЕЙСА

Современные цифровые устройства имеют очень высокую степень интеграции. При их создании используются СБИС, имеющие большое число внешних выводов, располагающиеся на печатных платах, зачастую многослойных. Данный факт крайне затрудняет, а в ряде случаев делает невозможным отладку этих устройств (по той простой причине, что нет доступа ко всем выводам СБИС). Особенно остро эта проблема встает, когда отладкой устройства занимается не сам производитель, а пользователь, что характерно для СБИС программируемой логики (СБИС ПЛ).

Для решения данной проблемы в 1980 году консорциумом Joint Test Action Group (JTAG) был разработан стандарт тестирования устройств, позднее объявленный как IEEE 1149.1 Boundary-Scan Testing. Данным стандартом предусматривается возможность считать информацию со всех выводов устройства, установить значения выводов, считать идентификационный код, а также ряд других возможностей. Информация передается побитно путем сдвига данных во внутренних регистрах устройств.

Корпорацией Altera для работы с JTAG-интерфейсом создан специальный язык JAM, берущий на себя общение с контроллером JTAG. Программа на этом языке может быть скомпилирована Jam STAPL Byte-Code или же непосредственно исполнена с помощью Jam Player. Данный продукт поставляется под множество платформ, что делает возможным отладку устройств в различных ситуациях. Однако этот язык неудобен для разработки своих собственных приложений, так как требует встраивания компилятора JAM в основной код. Вместо этого Altera предоставляет исходный текст на языке С функций, предназначенных для работы с JTAG-интерфейсом (фактически эти функции аналогичны примитивам языка JAM). Это позволяет разрабатывать собственное ПО, работающее с JTAG.

Автором статьи была разработана программа JTAGLister, предназначенная для тестирования цифровых устройств с использованием JTAG-интерфейса путем опроса интересующих выводов устройства и сохранения полученных значений для дальнейшего построения временных диаграмм. JTAGLister позволяет работать с цепочкой IEEE 1149.1 BST-совместимых устройств, общим числом до 32. Для работы программы необходим IBM PC/AT совместимый компьютер с установленной ОС Windows 9x/NT, ByteBlaster или BitBlaster для сопряжения ПК с тестируемыми устройствами, а также описания всех тестируемых устройств на языке bsdl.

С применением разработанного инструмента было произведено исследование работы интерфейса в режиме, при котором выводы устройства виртуально отключаются от платы, при этом вместо значений, подаваемых извне (для вывода, работающего в качестве входного) либо изнутри СБИС (для вывода, работающего в качестве выходного) используются значения, загруженные в специальные регистры. В этот же момент значения, подающиеся на выводы, выгружаются через выход JTAG. Это позволяет моделировать работу устройства без создания каких-либо физических связей.

В процессе исследования был обнаружен ряд обстоятельств, затрудняющих реальное использование данного режима. При загрузке значений приходится производить двойной цикл записи, что связано с тем, что после загрузки «во внутрь» СБИС попадут данные, не последнего, а предыдущего цикла. Однако это не фатально, а ведет лишь к замедлению

скорости работы. Другой, более существенной проблемой является то, что в цикле загрузки на короткий промежуток происходило переключение вывода в режим работы с реальными значениями. Таким образом, на вход могут попадать случайные значения (например, с неподключенных выводов). Данную ситуацию можно решить для асинхронных входов, путем подачи на их вход неактивного значения. Это не очень удобно, однако современные цифровые устройства обычно имеют крайне малое число асинхронных входов. Однако эта проблема остается нерешенной для входов синхронизации, поскольку тот же метод для них непригоден (т.к. в любом случае будет вызывать ошибочный положительный фронт на каждом фронте или спаде сигнала синхронизации). Очевидно, что данная проблема является недоработкой и возможно ее устранение в более новых типах СБИС.

Таким образом, JTAG позволяет проводить тестирование связей между устройствами, поддерживающими данный интерфейс, считывать текущие значения с выводов устройства, а также имеет возможности по проведению исследования цифрового устройства путем подачи на него входных воздействий и считывания полученных результатов. Данные возможности были исследованы, был создан инструмент для работы с рассмотренным интерфейсом. Его планируется использовать как в учебных, так и в исследовательских целях.