В работе рассматриваются вопросы создания цифровых устройств для фильтрации и последующей децимации сигналов. Изложен процесс создания сложных цифровых устройств для интеграции в составе СБИС, что включает в себя разработку модели устройства и ее реализацию в виде RTL кода, разработку цифровых ячеек, пригодных для автоматизированного синтеза топологии, их характеризацию и подготовку на их основе библиотеки стандартных цифровых ячеек. Проведен синтез RTL описания и топологии конечного устройства в среде Cadence RTL Compiler и Cadence SoC Encounter соответственно. Выполнен синтез топологии дециматора и проверка ее работоспособности с учетом паразитных составляющих топологии.