Table | Card | RUSMARC | |
Allowed Actions: –
Action 'Read' will be available if you login or access site from another network
Group: Anonymous Network: Internet |
Annotation
Работа описывает разработку программного ядра микропроцессора с открытой архитектурой RISC-V. В ходе работы реализован IP-блок 64-битного процессорного ядра RISC-V для среды разработки Xilinx Vivado и реализовано встраивание операционной системы GNU Linux в платформу Xilinx Zynq-7000.
The paper describes the development of a software microprocessor kernel with an open source architecture RISC-V. During the work, the IP-block of the 64-bit RISC-V processor core for the Xilinx Vivado development environment was implemented and the embedding of the GNU Linux operating system into the Xilinx Zynq-7000 platform was implemented.
Document access rights
Network | User group | Action | ||||
---|---|---|---|---|---|---|
ILC SPbPU Local Network | All | |||||
Internet | Authorized users SPbPU | |||||
Internet | Anonymous |
Table of Contents
- Содержание
- Введение
- Актуальность
- Цель и задачи работы
- Краткое содержание работы
- 1 Разработка под платформу Xilinx Zynq-7000
- 1.1 Обзор аппаратных средств разработки Xilinx Zynq-7000
- 1.1.1 Обзор платы для разработки Xilinx Zynq ZC-702 Evolution Kit
- 1.1.2 Обзор платы для разработки MYIR Z-Turn Lite Board
- 1.2 Программирование базовых программных проектов на платформе Xilinx Zynq-7000
- 1.2.1 Программирование PS ARM приложения без операционной системы (bare-metal)
- 1.2.2 Программирование PL ARM приложения без операционной системы (bare-metal)
- 1.3 Развёртывание ОС GNU/Linux на платформе Xilinx Zynq-7000
- 1.3.1 Загрузчик (bootloader)
- 1.3.2 Ядро ОС GNU/Linux ARM
- 1.3.3 Файловая система (ramdisk)
- 1.3.4 Файловая система (rootfs)
- 1.3.5 Подготовка карты памяти microSD
- 1.3.6 Загрузка ОС GNU/Linux на Xilinx Zynq-7000
- 1.3.7 Программирование MYIR Z-Turn Lite через JTAG интерфейс
- 1.4 Программирование базовых программных проектов на платформе Xilinx Zynq-7000 под управле-нием ОС GNU/Linux
- 1.1 Обзор аппаратных средств разработки Xilinx Zynq-7000
- 2 Разработка открытого процессорного ядра RISC-V
- 2.1 Обзор открытых ядер процессоров архитек-туры RISC-V
- 2.2 Архитектура открытого процессорного ядра RISC-V
- 2.2.1 Система команд RISC-V
- 2.2.2 Язык разработки аппаратного обеспечения Chisel
- 3 Подготовка проекта RISC-V на платформе Xil-inx Zynq-7000
- 3.1 Обзор средств разработки RISC-V
- 3.1.1 Генератор Rocket Chip исходного кода ядра RISC-V
- 3.1.2 Тестирование проекта ядра CPU RISC-V
- 3.1.3 Эмулятор QEMU под архитектуру RISC-V
- 3.2 Создание блока IP-ядра 64-разрядного CPU ар-хитектуры RISC-V в среде Xilinx Vivado 2018.2
- 3.3 Подготовка ОС GNU/Linux для запуска на платформе Xilinx Zynq-7000 под управление процессора RISC-V
- 3.1 Обзор средств разработки RISC-V
- Заключение
- Список использованных источников
- Введение
Usage statistics
Access count: 30
Last 30 days: 1 Detailed usage statistics |