

Пилипко Михаил Михайлович

**Синтез и реализация дельта-сигма АЦП двоичного и троичного кода
с расширенной полосой рабочих частот и малой потребляемой мощностью**

Специальность 05.12.04 – радиотехника,
в том числе системы и устройства телевидения

АВТОРЕФЕРАТ

диссертации на соискание ученой степени кандидата
технических наук

Работа выполнена в государственном образовательном учреждении высшего профессионального образования «Санкт-Петербургский государственный политехнический университет»

Научный руководитель:

доктор технических наук, профессор *Коротков Александр Станиславович*

Официальные оппоненты:

доктор технических наук, профессор *Кривошейкин Анатолий Валентинович*

кандидат технических наук *Гублер Глеб Борисович*

Ведущая организация:

ОАО «Авангард»

Защита состоится 09 декабря 2010 г. в 16.00 часов на заседании диссертационного совета Д 212.229.01 в ГОУ ВПО «Санкт-Петербургский государственный политехнический университет» по адресу: 195251, Санкт-Петербург, ул. Политехническая, 29, II уч. корпус, ауд. 470.

С диссертацией можно ознакомиться в фундаментальной библиотеке ГОУ ВПО «Санкт-Петербургский государственный политехнический университет».

Автореферат разослан _____.

Ученый секретарь

диссертационного совета Д 212.229.01

доктор технических наук, профессор _____Коротков А.С.

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы

Достижения в области МОП технологий и современные методы обработки сигналов и определяют перспективы развития микроэлектроники. Особенностью современного рынка полупроводниковых схем является возрастание роли специализированных микросхем, то есть реализация концепции «система на кристалле» («system-on-a-chip»). Среди функциональных узлов данных микросхем, как правило, присутствует блок аналого-цифрового преобразователя (АЦП). Различают АЦП параллельного типа, конвейерные АЦП, АЦП последовательного приближения, следящие АЦП. В системах мобильной связи применяются следящие АЦП с использованием дельта-сигма модуляции.

Дельта-сигма АЦП состоит из дельта-сигма модулятора и кодирующего устройства, как правило, это цифровой децимирующий фильтр. В общем случае, модулятор содержит один или несколько интеграторов и квантователь, охваченные отрицательной обратной связью, подключенной к сумматору на входе модулятора. Схема модулятора осуществляет тактируемое следящее преобразование с интегрированием и уравниванием непрерывного входного сигнала в последовательность импульсов напряжения высокого и низкого уровней. Децимирующий фильтр преобразует полученную импульсную последовательность в многоразрядный цифровой код. Данные АЦП могут быть выполнены как интегральные схемы на переключаемых конденсаторах, элементная база которых (операционные усилители, конденсаторы и транзисторы, работающие в ключевом режиме) является совместимой с МОП технологией. По сравнению с преобразователями иных принципов действия дельта-сигма АЦП используются в диапазоне частот до сотен кГц и обладают линейностью передаточной характеристики, низкой потребляемой мощностью, малой площадью кристалла (М.М.Гельман, Э.К.Шахов, G.Temes, G.Gielen, I.Galton, A.Rodriguez-Vazquez). Указанные преимущества востребованы при проектировании радиоприемных устройств широкополосных систем связи. При этом требуется расширение полосы рабочих частот дельта-сигма АЦП при сохранении динамического диапазона и без увеличения потребляемой мощности.

Применение двоичной системы представления информации в цифровых устройствах обработки сигналов является традиционным. В то же время, ежегодно проводимые тематические симпозиумы (IEEE Symposium on Multiple Valued Logic) свидетельствуют о пристальном внимании специалистов к алгоритмам и методам обработки данных на основе троичной логики, преимуществом которой является наибольшая удельная информационная

плотность. В отличие от двоичного представления данных, балансное троичное представление данных $-1,0,+1$ позволяет непосредственно кодировать как положительные, так и отрицательные числа. Первые троичные логические устройства разрабатывались в СССР при построении ЭВМ «Сетунь» под руководством Н.П.Брусенцова, МГУ. Из-за низкой надежности электронных ламп в качестве базовых использовались феррит-диодные элементы. Дальнейшего развития троичные схемы не получили из-за отсутствия электронных компонентов с тремя стабильными состояниями.

Известны различные способы реализации троичных устройств, в числе которых устройства на основе схем двоичной логики (J.Z. Shen), квантовых эффектов (U. Dong), туннельных диодов и транзисторов (T. Waho, J. Nunez), МОП транзисторов обогащенного типа (A.P. Dhande, J. Stackelberg). Представляется перспективным построение статических троичных схем с использованием МОП транзисторов с индуцированным каналом (H.T. Mouftah, C. Rozon), поскольку данные схемы не требуют дополнительных тактовых генераторов, усложнения технологического процесса и специальных условий эксплуатации. Как следствие, вызывает практический интерес разработка дельта-сигма АЦП троичного кода и сравнение характеристик двоичных и троичных АЦП.

Таким образом, являются актуальными исследования, направленные на построение двоичных и троичных дельта-сигма АЦП с расширенной полосой рабочих частот и пониженной потребляемой мощностью. Изложенное позволяет определить объект и предмет исследования, сформулировать цель и задачи работы. Объектом исследования являются дельта-сигма аналого-цифровые преобразователи. Предметом исследования являются частотные и мощностные характеристики дельта-сигма АЦП.

Цель диссертационной работы

Целью работы является решение проблемы синтеза дельта-сигма аналого-цифровых преобразователей двоичного и троичного кода с расширенной полосой рабочих частот при малой потребляемой мощности.

Задачи диссертационной работы

Для достижения поставленной цели в работе решались следующие задачи:

1. Синтез базового троичного вентиля с малой потребляемой мощностью и цифровых устройств на его основе.
2. Реализация операционного усилителя с расширенной полосой рабочих частот при малой потребляемой мощности.
3. Разработка методики синтеза и реализация двоичного и троичного дельта-сигма

модуляторов АЦП.

4. Разработка методики синтеза и реализация двоичного и троичного децимирующих фильтров АЦП.

5. Разработка методики моделирования и моделирование троичных цифровых устройств.

6. Синтез дельта-сигма АЦП двоичного и троичного кода с разрешением, соответствующим 8-10 двоичным разрядам, и экспериментальные исследования АЦП.

Методы исследования

При решении поставленных задач использовались методы анализа и моделирования схем на переключаемых конденсаторах, метод преобразования Лапласа, методы синтеза цифровых устройств. Расчеты и моделирование проведены на ЭВМ с использованием программ MATLAB, Simulink, Cadence Virtuoso (для данного программного продукта СПбГПУ имеет соответствующие лицензионные соглашения).

Научная новизна:

1. Разработана методика расширения полосы рабочих частот дельта-сигма модуляторов АЦП двоичного и троичного кода, с применением которой синтезированы АЦП с полосой рабочих частот 1 МГц.

2. Разработана методика синтеза двоичного и троичного дельта-сигма АЦП, особенностью которой является сочетание структурного синтеза на основе функциональных моделей и параметрического синтеза на основе схемных и схемотехнических моделей, что позволяет сократить время синтеза устройств.

3. Разработана методика синтеза троичных устройств, в частности троичного инвертора, одноразрядного троичного умножителя, троичных сумматоров, троичного D-триггера на основе предложенной в работе схемы универсального троичного вентиля с малой потребляемой мощностью.

4. Предложена методика структурного синтеза КИХ-фильтров для двоичной и троичной систем представления данных, с применением которой синтезированы децимирующие фильтры двоичного и троичного дельта-сигма АЦП.

Положения, выносимые на защиту:

1. Для снижения потребляемой мощности универсального троичного вентиля необходимо уменьшить статические токи между шинами питания в схеме управления вентиля от значений единиц микроампер до уровня токов утечки МОП транзисторов при любом логическом состоянии на входе вентиля.

2. Снижение потребляемой мощности дифференциального по входу и выходу операционного транскондуктивного усилителя при сохранении полосы рабочих частот достигается применением однокаскадной каскодной КМОП схемы с комплементарными входными транзисторами, в которой на затворы транзисторов, являющихся источниками тока, подается выходное напряжение цепи обратной связи по синфазному сигналу.

3. Применение симметричного троичного кодирования данных в дельта-сигма АЦП за счет использования напряжения земляной шины двуполярного источника питания в качестве третьего логического состояния позволяет без увеличения потребляемой мощности обеспечить выигрыш в динамическом диапазоне 6 дБ по сравнению с дельта-сигма АЦП с двоичным кодированием на основе модулятора того же порядка.

4. Для уменьшения затрат машинного времени целесообразно проводить структурный синтез устройств троичной логики на функциональном уровне, применяя разработанные модели троичных устройств, а последующее моделирование схем на транзисторном уровне использовать для определения основных параметров логических элементов.

Практическая значимость работы

1. Разработаны инженерно-ориентированные методики синтеза двоичного и троичного дельта-сигма модуляторов АЦП с расширенной до 1 МГц полосой рабочих частот. Для решения задач структурного синтеза устройств троичной логики созданы модели троичных устройств в программном средстве Simulink.

2. Представлены практические рекомендации по снижению потребляемой мощности и повышению быстродействия устройств с использованием схем двоичной и троичной логики.

3. Предложена схема базового троичного вентиля со статическими токами, уменьшенными до уровня токов утечки МОП транзисторов. Данное схемное решение защищено патентом РФ на изобретение № 2373639 «Троичный инвертор на КМОП транзисторах». На основе троичного вентиля разработаны схемы троичного инвертора, троичных сумматоров, троичных умножителей, троичного D-триггера.

4. Разработана схема дифференциального по входу и выходу операционного транскондуктивного усилителя с полосой рабочих частот до 500 МГц, коэффициентом усиления 60 дБ и потребляемой мощностью 4 мВт.

5. На основе 0,18 мкм МОП технологии компании UMC изготовлены опытные образцы микросхем двоичного АЦП в виде двух компонентов: дельта-сигма модулятора и дцимирующего фильтра АЦП. В полосе частот до 1 МГц АЦП обеспечивает разрешение 9 разрядов.

6. Результаты диссертации использованы при проведении работ по Государственным контрактам «Программно-аппаратное обеспечение телекоммуникационных систем нового поколения, использующих логико-алгебраические операции на основе троичной позиционной системы счисления» и «Нанозлектронные компоненты телекоммуникационных систем с представлением данных в троичном коде», в рамках ФЦП «Исследования и разработки по приоритетным направлениям развития научно-технологического комплекса России на 2007–2012 годы». Разработанная в ходе диссертационной работы методика измерений параметров децимирующих фильтров АЦП используется в Институте Фраунгофера, отделении интегральных схем (Эрланген, Германия), что подтверждается письмом начальника отдела разработки аналоговых микросхем Й. Зауэра (J. Sauerer) и начальника лаборатории измерений Х. Хауэра (H. Hauer).

Апробация результатов исследования

Основные результаты работы докладывались на следующих конференциях: Всероссийские межвузовские научные конференции «XXXIV Неделя науки СПбГПУ» 2005, «XXXV Неделя науки СПбГПУ» 2006; VI Международный научно-практический семинар «Проблемы современной аналоговой микросхемотехники», Шахты, 2007; III Всероссийская научно-техническая конференция «Проблемы разработки перспективных микро- и нанозлектронных систем – 2008», 2008.

Публикации

По теме диссертации опубликовано 10 работ, из них: две статьи опубликованы в журналах, входящих в Перечень ВАК ведущих рецензируемых научных журналов и изданий, в которых должны быть опубликованы результаты диссертаций на соискание ученой степени кандидата наук; шесть статей опубликованы в сборниках материалов семинаров и конференций, одна статья опубликована в сборнике трудов СПбГПУ, один патент РФ на изобретение. Результаты диссертации вошли в отчеты по НИР по Госконтрактам Федеральных целевых программ.

Структура и объем диссертации

Диссертация состоит из введения, шести глав, заключения и списка литературы. Основной текст диссертации содержит 224 машинописные страницы, 182 рисунка и 36 таблиц.

Вклад автора в разработку проблемы

Основные научные положения, теоретические выводы, математические модели, практические рекомендации и расчеты в диссертации разработаны автором самостоятельно.

Достоверность полученных результатов

Достоверность результатов и обоснованность научных выводов подтверждается соответствием данных эксперимента результатам моделирования дельта-сигма АЦП, которое выполнено с использованием лицензионного программного обеспечения Cadence Virtuoso с учетом паразитных элементов компоновки кристалла.

СОДЕРЖАНИЕ РАБОТЫ

Во введении обоснована актуальность выбранной темы, сформулированы цель и задачи исследования, изложены основные положения, выносимые на защиту, показана научная новизна и практическая ценность диссертационной работы.

В первой главе рассмотрены различные типы аналого-цифровых преобразователей: параллельные АЦП, конвейерные АЦП, АЦП последовательного приближения, АЦП на основе дельта-сигма модуляторов. Проведено сравнение систем счисления, в том числе двоичной и троичной. Рассмотрены различные способы реализации троичных устройств, в числе которых устройства на основе схем двоичной логики, на основе квантовых эффектов, на основе туннельных диодов и транзисторов, МОП транзисторов обогащенного типа, на основе стандартной МОП технологии. Сформулированы цель и задачи исследования.

Во второй главе рассмотрены схемотехнические решения и основные характеристики двоичных устройств: инвертора, элемента «И-НЕ», сумматора, D-триггера.

Представлена методика моделирования одноразрядных сумматоров, которая заключается в следующем. Проводится моделирование схемы сумматора, которое позволяет получить зависимости выходных сигналов и потребляемого тока от времени. При этом на интервале наблюдения моделируются все возможные переключения входных сигналов. Предложенная схема моделирования позволяет учесть как токи от источника питания, так и входные токи сумматора при расчете потребляемой мощности. Средняя работа переключения равна произведению среднего тока на напряжение питания, отнесенному к

числу переключений на интервале наблюдения: $A = \frac{1}{N} (U_{vdd} - U_{vss}) \int_0^{\Delta T} i dt$. При расчете среднего

времени задержки распространения сигнала суммы вычисляется разность напряжений эталонного и реального сигналов, которая затем делится на величину напряжения питания и на количество переключений данного сигнала на интервале наблюдения:

$t_{зд.ср.s} = \frac{1}{N_s} \frac{1}{(U_{vdd} - U_{vss})} \int_0^{\Delta T} (U_{ideal_s} - U_s) dt$. Среднее время задержки распространения сигнала

переноса вычисляется аналогично.

Проведено сравнение двух схем сумматоров: КМОП сумматора и PTL сумматора (PTL – это схемы с дополнительным управлением по стоку или истоку). Средняя работа переключения составила для КМОП сумматора $A_{CMOS} = 134$ фДж, для PTL сумматора $A_{PTL} = 129$ фДж. Площадь кристалла PTL сумматора на 30% меньше площади кристалла КМОП сумматора. Средние времена задержки распространения сигналов суммы и переноса составили для КМОП сумматора 315 пс и 210 пс, для PTL сумматора 258 пс и 140 пс, соответственно.

Сформированы модели двоичных устройств на функциональном уровне в программном средстве Simulink, предназначенные для реализации децимирующего фильтра дельта-сигма АЦП и моделирования на функциональном уровне.

В результате разработаны устройства двоичной логики, необходимые для построения цифровой части дельта-сигма АЦП. Проведено моделирование инвертора, элемента «И-НЕ», сумматора и D-триггера, подтвердившее корректную работу моделей. С использованием предложенной методики показаны преимущества PTL сумматора по времени задержки переключения и занимаемой на кристалле площади по сравнению с КМОП сумматором. При использовании 0,18 мкм МОП технологии компании UMC разработаны топологии кристаллов микросхем для реализации и экспериментальных исследований.

В третьей главе предложен базовый троичный вентиль, состоящий из двух частей: схемы управления и схемы мультиплексирования (рис.1). Данное схемное решение защищено патентом РФ на изобретение [10]. Главным отличием предложенной схемы от известных реализаций является пониженная потребляемая мощность при любом логическом состоянии на входе вентиля. На основе блоков троичного вентиля построены схемы троичного инвертора и одноразрядного троичного умножителя. Введена классификация троичных сумматоров по числу входов схемы: полусумматор (2 входа), неполный сумматор (3 входа), полный сумматор (4 входа). Предложены схемы полусумматора, неполного сумматора, полного сумматора на основе блоков троичного вентиля.

Представлена методика моделирования троичных сумматоров, позволяющая определить среднюю работу переключения и средние времена задержки распространения сигналов суммы и переноса. Средняя работа переключения составила для полусумматора 93 фДж, для неполного сумматора 163 фДж, для полного сумматора 215 фДж. Средняя задержка сигналов суммы и переноса составила для полусумматора 679 пс и 418 пс, для неполного сумматора 720 пс и 527 пс, для полного сумматора 877 пс и 640 пс, соответственно.




Рис.1. Схема базового троичного вентиля.

Предложены две схемы троичного D-триггера: троичный D-триггер на основе троичных инверторов и троичный D-триггер с использованием двоичных D-триггеров. Первая схема состоит из 104 транзисторов, вторая из 64 транзисторов. Для D-триггера на основе троичных инверторов средняя работа переключения составила 314 фДж, среднее время задержки прямого и инверсного сигналов – 893 пс и 1701 пс. Для троичного D-триггера с использованием двоичных D-триггеров средняя работа переключения составила 137 фДж, средние времена задержки прямого и инверсного сигналов – 213 пс и 233 пс.

Предложена методика моделирования троичных устройств на функциональном уровне с использованием программного средства Simulink. Разработаны модели троичных устройств: троичного вентиля, умножителя, сумматоров, D-триггера. Предложен метод формирования тестовых троичных сигналов. Рассмотренные модели позволяют реализовать децимирующий фильтр и провести моделирование на функциональном уровне, что приводит к экономии машинного времени при построении АЧХ фильтра.

В результате при использовании 0,18 мкм МОП технологии компании UMC статические токи предложенного троичного вентиля в режиме троичного инвертора определяются токами утечки МОП транзисторов и не превышают 185 пА. Разработаны устройства троичной логики, необходимые для построения цифровой части дельта-сигма АЦП. Проведено моделирование троичных устройств, подтвердившее корректную работу моделей. Для уменьшения затрат машинного времени целесообразно проводить структурный

синтез устройств троичной логики на функциональном уровне, применяя разработанные модели троичных устройств в программном средстве Simulink, а моделирование схем на транзисторном уровне использовать для определения основных параметров логических элементов.

В четвертой главе изложена методика синтеза дельта-сигма модуляторов двоичного и троичного кода. Методика предполагает следующую последовательность действий:

1. Определить порядок схемы модулятора, необходимый для получения заданных характеристик.
2. Выбрать порядок подключения обратных связей и провести моделирование модулятора на функциональном уровне.
3. Выбрать коэффициенты передачи интеграторов, обеспечивающие физически реализуемые уровни сигналов.
4. Реализовать структуру модулятора на схемном уровне.
5. Сформулировать требования к характеристикам компонентов схемы, при которых обеспечиваются заданные характеристики модулятора.
6. Реализовать на транзисторном уровне необходимые компоненты схемы.

На основе данной методики реализованы схемы двоичного и троичного модуляторов 2-го порядка. Обе схемы рассчитаны на работу с тактовой частотой 100 МГц и полосу рабочих частот до 1 МГц. Двоичная схема обеспечивает динамический диапазон 60 дБ (10 двоичных разрядов), троичная схема – 66 дБ (7 троичных разрядов). Рассмотрены модели модуляторов на функциональном и схемном уровне, выбраны коэффициенты передачи интеграторов, варианты подключения обратных связей.

Сформулированы требования к компонентам схем дельта-сигма модуляторов. Рассмотрены типы операционных транскондуктивных усилителей (ОТУ), используемых в схемах с переключаемыми конденсаторами, и показаны преимущества ОТУ по схеме «свернутый каскод» с комплементарными парами входных транзисторов (рис.2). В данной схеме входной сигнал подается на оба транзистора каждой каскодной пары, что обеспечивает увеличение запаса усилителя по устойчивости. В качестве напряжения смещения на затворы транзисторов, являющихся источниками тока, подается уровень нуля по переменному току или, как на рис.2, выходной сигнал цепи обратной связи по синфазному сигналу “vcmfb”. Отсутствие дополнительных цепей формирования напряжения смещения приводит к снижению потребляемой усилителем мощности. При использовании 0,18 мкм МОП технологии компании UMC, нагрузочных конденсаторах 4 пФ, полосе рабочих частот до 500 МГц и коэффициенте усиления 60 дБ потребляемая мощность составляет 4 мВт.




Рис.2. Схема разработанного ОТУ с цепью обратной связи по синфазному сигналу.

Моделирование модуляторов показало, что характеристики разработанных схем удовлетворяют заданным требованиям. При этом на всех уровнях представления сохраняется преимущество троичной схемы по отношению к двоичной, равное 6 дБ динамического диапазона. Потребляемая мощность обеих схем составляет 11 мВт.

В пятой главе определена структура децимирующего фильтра дельта-сигма модулятора АЦП. Показано, что структура фильтра состоит из двух частей: КИХ-фильтра на основе интеграторно-гребенчатых фильтров (ИГФ), осуществляющего снижение тактовой частоты и формирующего параллельный код, и БИХ-фильтра, обеспечивающего необходимое подавление спектральных компонентов за пределами полосы рабочих частот.

Рассмотрена методика синтеза ИГФ, которые выполняют первый шаг децимации. Преимуществами ИГФ являются нерекурсивная структура, что обеспечивает абсолютную устойчивость, и отсутствие умножителей, что обеспечивает высокое быстродействие и малую потребляемую мощность фильтра. Рассмотренная методика позволяет реализовать ИГФ вне зависимости от используемой системы представления данных. Методика предполагает следующую последовательность действий. Если коэффициент децимации ИГФ – простое число, следует: 1. Рассчитать коэффициент децимации ИГФ, исходя из заданных частотных характеристик фильтра и коэффициента децимации децимирующего фильтра в

целом. 2. Рассчитать число каскадов ИГФ, обеспечивающее заданный уровень подавления. 3. Представить выражение для передаточной функции ИГФ в нерекурсивной форме и применить к нему полифазное разложение. 4. Разложить коэффициенты полинома передаточной функции по степеням основания системы счисления. Если коэффициент децимации ИГФ раскладывается на множители, кроме выполнения действий 1–4, целесообразно рассмотреть реализацию ИГФ в виде последовательного соединения соответствующего числа секций. При этом выражение для передаточной функции каждой секции ИГФ следует представить в нерекурсивной форме и применить к нему полифазное разложение. В результате получим второй вариант нерекурсивного ИГФ. В зависимости от конкретного случая (разложение коэффициентов по степеням) выбор может быть сделан в пользу одной из двух реализаций.

Представлены примеры реализаций ИГФ двоичного и троичного дельта-сигма АЦП. Для двоичного ИГФ, имеющего коэффициент децимации 8, показано преимущество реализации в виде одной секции с полифазным разложением. Для троичного ИГФ с коэффициентом децимации 9 аппаратная сложность реализаций в виде одной секции и в виде двух секций примерно одинакова.

Рассмотрена реализация БИХ-фильтра, выполняющего второй шаг фильтрации и децимации. В качестве БИХ-фильтра предложено использовать эллиптический фильтр, реализованный в виде последовательного соединения звеньев второго и первого порядка. Рассмотрен алгоритм определения порядка следования звеньев. Представлена методика моделирования двоичного и троичного БИХ-фильтров, сочетающая моделирование на функциональном и на транзисторном уровне. Правильность топологии разработанной схемы предлагается проверять на функциональном уровне с использованием разработанных моделей двоичных и троичных устройств. Характеристики фильтра (максимальное время задержки распространения сигнала в звене БИХ-фильтра, мощностные характеристики) предлагается оценивать на основе результатов моделирования отдельных схемотехнических блоков (умножитель, сумматор) на транзисторном уровне.

Таким образом, для снижения потребляемой мощности децимирующего фильтра АЦП необходимо уменьшить число переключений в схеме. С этой целью перед БИХ-фильтром, выполняющим частотную селекцию, ставится малопотребляющий КИХ-фильтр на основе ИГФ, который обеспечивает снижение тактовой частоты без увеличения уровня шумов в полосе рабочих частот.

В шестой главе приведены основные результаты, полученные при экспериментальном исследовании образцов двоичного дельта-сигма модулятора и децимирующего фильтра. Микросхемы модулятора (рис.3) и фильтра (рис.5) разработаны согласно методикам, изложенным в предыдущих главах. В схеме модулятора использованы ОГУ из библиотеки стандартных компонентов компании UMC с потребляемой мощностью 11 мВт. Компоновка кристаллов выполнена в соответствии с правилами 0,18 мкм КМОП технологии компании UMC, микросхемы изготовлены в рамках программы Europractice. Экспериментальные исследования модулятора (рис.4) проводились при частоте тактового сигнала 50 МГц для входного балансного гармонического сигнала с частотой 200 кГц.




Рис.3. Микрофотография микросхемы дельта-сигма модулятора.




Рис.4. Схема измерений микросхемы дельта-сигма модулятора.




Рис.5. Микрофотография микросхемы децимирующего фильтра.

По результатам экспериментов динамический диапазон модулятора составил 56 дБ, что обеспечивает разрешающую способность 9 двоичных разрядов. Децимирующий фильтр с коэффициентом децимации 9 формирует 10-разрядный параллельный код. По результатам экспериментов (рис.6) средняя потребляемая мощность фильтра при тактовой частоте 10 МГц составила 160 мкВт. Таким образом, потребляемая мощность АЦП составляет 33 мВт. Моделирование показывает, что уменьшение номиналов конденсаторов в схеме модулятора и использование ОТУ, разработанного в главе 4, позволит снизить потребляемую мощность до 11 мВт.




Рис.6. Схема измерений микросхемы децимирующего фильтра.

В заключении приведены основные результаты и выводы:

1. Предложен базовый троичный клапан с пониженной потребляемой мощностью. Клапан состоит из двух блоков: схемы управления и схемы мультиплексирования, – и реализован на основе МОП технологии. В отличие от известных схем, в устройстве уменьшены статические токи между шинами питания в схеме управления клапана от значений единиц микроампер до уровня токов утечки МОП транзисторов при любом логическом состоянии на входе клапана. Данное схемное решение защищено патентом РФ на изобретение [10]. При использовании 0,18 мкм МОП технологии компании UMC статический ток троичного клапана не превышает 185 пА. На основе троичного клапана разработаны схемы троичного инвертора, одноразрядного троичного умножителя, троичных сумматоров, троичного D-триггера.

2. Разработан дифференциальный по входу и выходу операционный транскондуктивный усилитель. При сохранении полосы рабочих частот достигается снижение потребляемой мощности за счет применения однокаскадной каскодной КМОП схемы с комплементарными входными транзисторами, в которой входной сигнал подается на оба транзистора каждой каскодной пары, а на затворы транзисторов, являющихся источниками тока, подается напряжение смещения нулевого уровня по переменному току. При использовании 0,18 мкм МОП технологии компании UMC, нагрузочных конденсаторах 4 пФ, полосе рабочих частот до 500 МГц и коэффициенте усиления 60 дБ потребляемая мощность составляет 4 мВт, что на 20% меньше, чем в лучших из известных реализаций.

3. Разработана методика синтеза двоичного и троичного дельта-сигма модуляторов АЦП. Показано, что целесообразно проводить исследования модулятора последовательно на функциональном, схемном и схемотехническом уровнях. На функциональном уровне проводится структурный синтез модулятора. Параметрический синтез модулятора осуществляется в два этапа. На первом этапе с помощью моделирования на схемном уровне определяются основные требования к характеристикам компонентов схемы и начальные значения параметров. На втором этапе путем моделирования на схемотехническом уровне контролируются заданные характеристики модулятора. На основе предложенного подхода при использовании 0,18 мкм МОП технологии компании UMC для тактовой частоты 100 МГц разработаны схемы двоичного и троичного модуляторов 2-го порядка с расширенной до 1 МГц полосой рабочих частот, в то время как в большинстве известных реализаций аналогичный модулятор имеет полосу рабочих частот не более 200 кГц. Потребляемая мощность синтезированных модуляторов составляет не более 11 мВт, что

является типичным значением. При этом двоичная схема обеспечивает динамический диапазон 60 дБ, а троичная – динамический диапазон 66 дБ.

4. При синтезе децимирующих фильтров АЦП снижение динамической мощности по сравнению с традиционной реализацией в виде фильтра, работающего с высокой тактовой частотой, достигается за счет уменьшения числа переключений в схеме фильтра. Последнее реализуется на практике применением структуры, состоящей из двух частей: КИХ-фильтра на основе интеграторно-гребенчатых фильтров, осуществляющего снижение тактовой частоты и формирующего параллельный код, и БИХ-фильтра с пониженной тактовой частотой, обеспечивающего необходимое подавление за пределами полосы рабочих частот. Предложена методика структурного синтеза КИХ-фильтра для двоичной и троичной систем представления данных. Представлены структуры фильтров: двоичного с коэффициентом децимации 8, троичного с коэффициентом децимации 9.

5. Для уменьшения затрат машинного времени при структурном синтезе и оценке характеристик устройств троичной логики целесообразно проводить построение структуры на функциональном уровне, применяя разработанные модели троичных устройств в программном средстве Simulink, а моделирование схем на транзисторном уровне использовать для определения параметров схемы, в том числе времени задержки и потребляемой мощности устройств. Так, на одной и той же вычислительной машине моделирование троичного умножителя 10×5 при смене 100 комбинаций входных сигналов на транзисторном уровне занимает 5 часов, а на функциональном уровне – 45 секунд.

6. Разработаны микросхемы двоичного и троичного дельта-сигма модуляторов и децимирующих фильтров. Компоновка кристаллов выполнена на основе 0,18 мкм МОП технологии компании UMC. Изготовлены микросхемы двоичного дельта-сигма модулятора и децимирующего фильтра. По результатам экспериментов динамический диапазон модулятора составил не менее 56 дБ, что обеспечивает разрешающую способность 9 двоичных разрядов. Децимирующий фильтр с коэффициентом децимации 9 формирует 10-разрядный параллельный код. Средняя потребляемая мощность фильтра при тактовой частоте 10 МГц составила 160 мкВт, что пренебрежимо мало по сравнению с потребляемой мощностью дельта-сигма модулятора, типичное значение которой составляет единицы-десятки милливольт. Результаты эксперимента подтвердили основные теоретические положения диссертационной работы.

Публикации по теме диссертации

1. Пилипко М.М., Коротков А.С. Сигма-дельта модулятор АЦП с расширенным диапазоном рабочих частот // Материалы Всероссийской межвузовской НТК студентов и аспирантов «XXXIV неделя науки СПбГПУ». Ч. VI – СПб.: Изд-во СПбГПУ, 2006. С.16-18.
2. Коротков А.С., Пилипко М.М. Дельта-сигма модулятор АЦП с расширенным диапазоном рабочих частот // Научные исследования на РФФ – Труды СПбГПУ, №500. – СПб.: Изд-во СПбГПУ, 2006. С. 73-78.
3. Пилипко М.М., Коротков А.С. Моделирование дельта-сигма модулятора АЦП с учетом неидеальностей элементов схемы // Материалы Всероссийской межвузовской НТК студентов и аспирантов «XXXV неделя науки СПбГПУ». Ч. VI – СПб.: Изд-во СПбГПУ, 2007. С. 23-25.
4. Korotkov A.S., Morozov D.V., Pilipko M.M., Sinha A. Delta-Sigma ADC for Ternary Code System // Proc. Int. Symposium Signals, Circuits and Syst., Iasi, Romania. July 2007. P. 1-4.
5. Пилипко М.М. Разработка дельта-сигма модулятора АЦП для систем связи // Сборник материалов VI Международного научно-практического семинара «Проблемы современной аналоговой микросхемотехники», Шахты, 3-5 октября 2007. Часть 1 – Шахты: Изд-во ЮРГУЭС, 2007. С. 158-165.
6. Коротков А.С., Морозов Д.В., Пилипко М.М. Базовый троичный логический элемент на основе стандартной МОП технологии // III Всероссийская научно-техническая конференция «Проблемы разработки перспективных микро- и нанoeлектронных систем» – 2008. Сборник научных трудов. – М.: ИППМ РАН, 2008. С. 466-472.
7. Борисов С.А., Пилипко М.М., Коротков А.С. Дельта-сигма модулятор, выполненный по 180 нм технологии // Материалы Всероссийской межвузовской НТК студентов и аспирантов «XXXVII неделя науки СПбГПУ». Ч. IX – СПб.: Изд-во СПбГПУ, 2008. С. 25-27.
8. **Д.В.Морозов, М.М.Пилипко, А.С.Коротков. Реализация устройств троичной логики на основе стандартной МОП технологии // Микроэлектроника, 2009. Том 38, № 3. С. 224-236.**
9. **А.С.Коротков, М.М.Пилипко, Д.В.Морозов, Й.Хауэр. Дельта-сигма модулятор с частотой дискретизации 50 МГц на основе 0.18 мкм КМОП технологии // Микроэлектроника, 2010. Том 39, № 3, С. 230-240.**
10. Патент № 2373639. Троичный инвертор на КМОП транзисторах // Морозов Д.В., Пилипко М.М., Коротков А.С. – опубл. 20.11.2009 – Бюл. № 32.