Детальная информация

Название Разработка цифровых интегральных схем с помощью языка описания аппаратуры Verilog: методическое пособие
Авторы Пятак Иван Михайлович ; Пилипко Михаил Михайлович ; Енученко Михаил Сергеевич
Организация Санкт-Петербургский политехнический университет Петра Великого
Выходные сведения Санкт-Петербург: ПОЛИТЕХ-ПРЕСС, 2019
Коллекция Учебная и учебно-методическая литература ; Общая коллекция
Тематика Логические элементы интегральные ; Телекоммуникации ; Программирования языки
УДК 004.312:621.3.049.77 ; 004.438
Тип документа Учебник
Тип файла PDF
Язык Английский
DOI 10.18720/SPBPU/2/i19-19
Права доступа Доступ по паролю из сети Интернет (чтение, печать)
Ключ записи RU\SPSTU\edoc\60368
Дата создания записи 28.01.2019

Разрешенные действия

Действие 'Прочитать' будет доступно, если вы выполните вход в систему или будете работать с сайтом на компьютере в другой сети

Группа Анонимные пользователи
Сеть Интернет

Программируемые логические интегральные схемы (ПЛИС) широко используются в современных телекоммуникационных системах в связи с их сравнительно низкой стоимостью и высоким быстродействием. Для реализации цифровых устройств на основе ПЛИС, а также цифровых заказных интегральных схем применяются языки описания аппаратного уровня, например Verilog HDL и VHDL. Настоящее пособие ставит перед собой целью ознакомить учащихся с базовыми принципами проектирования цифровых устройств на основе ПЛИС, основными синтаксическими конструкциями языка Verilog и их использованием при описании алгоритмов работы цифровых устройств, а также основными этапами производства цифровых интегральных схем. Пособие предназначено для практических занятий студентов ИФНиТ СПбПУ по курсу «Программируемые логические интегральные схемы (ПЛИС)», входящему в состав международной магистерской программы «Микроэлектроника инфокоммуникационных систем (Microelectronics of Telecommunications Systems)».

Место доступа Группа пользователей Действие
Локальная сеть ИБК СПбПУ Все
Прочитать Печать
Интернет Авторизованные пользователи СПбПУ
Прочитать Печать
Интернет Анонимные пользователи
  • титулы ринц
  • Пятак_Пилипко_Енученко Digital Design with Verilog HDL - tutorial_FINAL_PRINT_NUMERATION(1)
  • оборот ринц

Количество обращений: 197 
За последние 30 дней: 0

Подробная статистика