Цель данной работы – разработка последовательно-параллельного кодопреобразователя с использованием GaAs-технологии и отечественного технологического процесса pHEMT05. Для достижения цели решаются следующие задачи: обзор литературы на предмет особенностей построения схем и существующих семейств логик, разработка схемы кодопреобразователя и реализация входящих в него логических элементов на транзисторном уровне, а также последующее схемотехническое моделирование полученных схем и анализ результатов моделирования. В ходе выполнения работы проведен обзор источников по теме исследования, а также разработана схема преобразователя последовательного кода в параллельный. Проведено моделирование элементов, входящих в состав кодопреобразователя, на схемотехническом уровне с использованием параметров GaAsтехнологии pHEMT05. По результатам моделирования схема обладает следующими характеристиками: потребляемая мощность 700 мВт/разряд, занимаемая на кристалле площадь 0,3 мм2/разряд, рабочая частота до 3 ГГц. Даны рекомендации по способам улучшения указанных характеристик схемы. К ним относятся модернизация техпроцесса (уменьшения характерных размеров транзисторов) и использование других типов логик.

The given work is devoted to serial-to-parallel converter design using GaAs and given pHEMT05 process technology. The goal is fulfilled by reviewing of the dedicated literature regarding GaAs circuit specificities and existing logic families, design and simulation of proposed converter and its components, and also analyzing given simulation results. In this work, a dedicated literature review carried out and the serial-to-parallel converter design is implemented. The converter components are simulated using pHEMT05 process library. The converter has the following characteristics: power consumption 700 mW/bit, occupied area 0,3 mm2/bit, working frequency up to 3 GHz. The instructions to improve circuit characteristics are provided. These include the improving of technological process (decreasing transistor sizes) and using alternative types of logic circuit implementation.

• ВВЕДЕНИЕ
• ГЛАВА 1. ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ ОБ АРСЕНИД-ГАЛЛИЕВЫХ СХЕМАХ
  • 1.1. Устройство галлий-арсенидных транзисторов
  • 1.2. Цель и задачи
  • 1.3. Семейства логик арсенид-галлиевых схем
    • 1.3.1. Буферная и безбуферная логики
    • 1.3.2. Логика на диодах Шоттки
    • 1.3.3. Прямая логика
    • 1.3.4. Буферно-резисторная логика
• ГЛАВА 2. РАЗРАБОТКА ЛОГИЧЕСКИХ БЛОКОВ
  • 2.1. Основы алгебры логики
  • 2.2. Реализация логических элементов
  • 2.3. Схема Кодопреобразователя
  • 3.2. Ключевой транзистор
  • 3.3. Драйвер и схема сдвига уровня
  • 3.4. “НЕ”, “И-НЕ”, “ИЛИ-НЕ”
  • 3.5. Анализ результатов
• ЗАКЛЮЧЕНИЕ
• СПИСОК ЛИТЕРАТУРЫ