Данная работа посвящена разработке универсального кодера LDPCстандартов DVB-S2/S2X. Реализованный кодер поддерживает все скорости LDPCкода, определенные в данных стандартах. В ходе выполнения выпускной квалификационной работы была разработана архитектура вышеупомянутого кодера, после чего она была реализована в ПЛИС семейства XilinxKintexUltrascale. Данный кодер был проверен в различных режимах работы, таких как: обработка одного пакета данных, по отдельности,для каждой скорости кодирования, обработка множества пакетов данных в ходе потоковой передачипри множестве различных комбинаций скоростей кодирования. Для создания информационных последовательностей, подаваемых на вход кодера, а также для проверки достоверности данных на выходе кодера были разработаны скрипты в Matlab.В результате, все данные, полученные с выхода кодера,оказались достоверными. Кромеэтого,была проведена разводка проектав ПЛИС. В ходе выполнения данной задачи были использованы различные стратегии разводки в среде Vivado.Блоки LDPCкодера были оптимизированы для получения наиболее высокой тактовой частоты.Врезультатепроведенной работы были получены данные о рабочей тактовой частоте и о количестве задействованных ресурсов.В рамках данной работы был произведен поиск и анализ существующих реализаций кодера LDPCстандартов DVB-S2/S2X, после чего было проведено их сравнение с предложенной реализацией. Задание на выпускную квалификационную работу выполнено в полном объеме.

This work is devoted to the development of a universal LDPC encoder ofDVB-S2/S2Xstandards. The implemented encoder supports all the LDPC code rates defined in these standards.During the final qualifying work, the architecture of the aforementioned coder was developed, after which it was implemented in the FPGA of the Xilinx Kintex Ultrascale family. This encoder has been tested in various operating modes, such as: processing one data packet, separately, for each coding rate, processing multiple data packets during streaming with many different combinations of coding rates. To create information sequences supplied to the encoder input, as well as to verify the reliability of the data at the encoder output, scripts were developed in Matlab. As a result, all data obtained from the output of the encoder turned out to be reliable.In addition, the project was implementedin the FPGA. In the course of this task, various implementationstrategies in the Vivado were used. The LDPC encoder blocks have been optimized for the highest clock rate. As a result of the work, the information about operating clock frequency and thenumber of resources used wasobtained.Within the framework of this work, a search and analysis of existing implementations of the LDPC encoder of the DVB-S2/S2X standards was performed, after which they were compared with the proposed implementation.The task for the final qualification work is completed in full.