Детальная информация

Данная работа посвящена разработке и реализации архитектур внешних декодеров и банка внешних декодеров для блочного последовательного декодирования полярных кодов в FPGA. Задачи, которые решались во время выполнения работы: 1. Разработка архитектур внешних декодеров: (N, 0), (N, 1), (N, 2), (N, N), SPC, кода Рида-Маллера первого порядка, кода Рида-Маллера второго порядка. 2. Разработка архитектуры банка внешних декодеров. 3. Реализация в FPGA разработанных архитектур. 4. Оценка количества потребляемых ресурсов. В ходе работы были разработаны и реализованы архитектуры декодеров внешних кодов и банка внешних декодеров для блочного последовательного декодера полярного кода, средствами среды разработки проведено моделирование и верификация полученных архитектур с использованием косимуляции (co-simulation) SystemVerilog кода в Matlab Simulink и проведена проверка, синтезированного кода, непосредственно в отладочной плате с ПЛИС Kintex UltraScale+ совместно с Matlab Simulink модулем FPGA-in-the-loop (FIL). Получен отчет о затраченных ресурсах.

This paper is devoted to the development and implementation of outer decoder architectures and an outer decoder bank for block sequential decoding of polar codes in FPGA. Tasks that were solved during the execution of the work: 1. Development of outer decoders architectures: (N, 0), (N, 1), (N, 2), (N, N), SPC, first order Reed-Muller code, second order Reed-Muller code. 2. Development of the architecture of the bank of outer decoders. 3. Implementation of the developed architectures in FPGA. 4. Estimation of the amount of consumed resources. In the course of the work, the outer code decoder architectures and the outer decoder bank for the block sequential polar code decoder were developed and implemented, the development environment was used to model and verify the resulting architectures using the co-simulation SystemVerilog code in Matlab Simulink, and the synthesized code was tested directly in the debug board with the Kintex UltraScale + FPGA in-the-loop (FIL) module together with Matlab Simulink. A report on the resources spent was received.