Детальная информация

Тема выпускной квалификационной работы: «Реализация в ПЛИС блока вычисления фазы комплексного числа по алгоритму CORDIC». Данная работа посвящена реализации блока вычисления фазы комплексного числа по алгоритму CORDIC в ПЛИС, разработке тестового окружения к данному блоку, а также сравнению занимаемых ресурсов в ПЛИС с ip-core Xilinx Cordic v.6.0. Задачи, решаемые в ходе работы: • Разработка архитектуры и реализация блока в ПЛИС • Разработка тестового окружения для измерения погрешности вычисления фазы • Сравнение занимаемых ресурсов и максимальной тактовой частоты реализованного блока с ядром Xilinx CORDIC v.6.0. В ходе работы реализован блок вычисления фазы комплексного числа по алгоритму CORDIC в ПЛИС. Произведена оценка погрешностей вычисления фазы реализованного блока и ip-core Xilinx Cordic v.6.0. Выполнено сравнение занимаемых ресурсов ПЛИС реализованного блока и ip-core Xilinx Cordic v.6.0.

The subject of the graduate qualification work is “Implementation in FPGA of the block for calculating the phase of a complex number according to the CORDIC algorithm”. The given work is devoted to the implementation of the block for calcu-lating the phase of the complex number according to the CORDIC algorithm in the FPGA, the development of a test environment for this block, as well as the comparison of the resources occupied in the FPGA with the ip-core Xilinx Cordic v.6.0. Tasks solved in the course of work: • Development of architecture and implementation of the block in FPGA • Development of a test environment for measuring the phase calculation error • Comparison of the occupied resources and the maximum clock frequency of the implemented block with the Xilinx CORDIC v.6.0 core. In the course of work, a block for calculating the phase of a complex number using the CORDIC algorithm in the FPGA was implemented. The estimation of errors in calculating the phase of the implemented block and ip-core Xilinx Cordic v.6.0 has been made. A comparison of the occupied resources of the FPGA of the implemented block and ip-core Xilinx Cordic v.6.0 is performed.