Салонина, Екатерина Александровна. Разработка микропроцессорного RISC ядра на языке Verilog для встраиваемых систем: выпускная квалификационная работа бакалавра: направление 11.03.04 «Электроника и наноэлектроника» ; образовательная программа 11.03.04_03 «Интегральная электроника и наноэлектроника» = Development of a microprocessor RISC core in Verilog language for embedded systems / Е. А. Салонина; Санкт-Петербургский политехнический университет Петра Великого, Институт физики, нанотехнологий и телекоммуникаций; научный руководитель И. М. Пятак; консультант по нормоконтролю М. С. Енученко. — Санкт-Петербург, 2021. — 1 файл (0,9 Мб). — Загл. с титул. экрана. — Доступ по паролю из сети Интернет (чтение, печать). — Adobe Acrobat Reader 7.0. — <URL:http://elib.spbstu.ru/dl/3/2021/vr/vr21-4665.pdf>. — <URL:http://elib.spbstu.ru/dl/3/2021/vr/rev/vr21-4665-o.pdf>. — <URL:http://elib.spbstu.ru/dl/3/2021/vr/rev/vr21-4665-a.pdf>. — DOI 10.18720/SPBPU/3/2021/vr/vr21-4665. — Текст
|
Период
|
Чтение
|
Печать
|
Копирование
|
Открытие
|
Итого
|
|
Год 2021
|
Квартал 4
|
4
|
0
|
0
|
0
|
4
|
|
Год 2022
|
Квартал 1
|
4
|
0
|
0
|
0
|
4
|
|
Квартал 2
|
4
|
0
|
0
|
0
|
4
|
|
Квартал 3
|
1
|
0
|
0
|
0
|
1
|
|
Квартал 4
|
0
|
0
|
0
|
0
|
0
|
|
Год 2023
|
Квартал 1
|
1
|
0
|
0
|
0
|
1
|
|
Квартал 2
|
1
|
0
|
0
|
0
|
1
|
|
Квартал 3
|
0
|
0
|
0
|
0
|
0
|
|
Квартал 4
|
1
|
0
|
0
|
0
|
1
|
|
Год 2024
|
Квартал 1
|
0
|
0
|
0
|
0
|
0
|
|
Квартал 2
|
2
|
1
|
0
|
0
|
3
|
|
Всего
|
18
|
1
|
0
|
0
|
19
|
