Данная работа представляет разработку и проектирование аппаратной реализации алгоритма решения систем линейных уравнений, проведение оптимизации с целью повышения производительности, исследование эффективности полученной аппаратной реализации и проведение сравнительного анализа с существующими реализациями алгоритма. В качестве базы для разработки и проектирования использованы инструменты высокоуровневого синтеза пакета Xilinx Vitis HLS. Аппаратной основой для апробации реализации является FPGA-ускоритель Xilinx Alveo U50. После завершения этапов разработки и проектирования был получен аппаратный модуль для ускорения наиболее трудоемкой части алгоритма решения систем линейных алгебраических уравнений. В ходе проведения этапа исследования был выполнен сравнительный анализ результатов моделирования с результатами других реализаций алгоритма. Полученные результаты исследований показали увеличение эффективности решения данной задачи. Проведена оценка эффективности использования инструментов высокоуровневого синтеза пакета Xilinx Vitis HLS для ускорения задач, связанных с решением систем линейных уравнений. На основе данной оценки сделан вывод о рациональности использования аппаратного ускорения на базе FPGA-ускорителей в применении к исследуемой области задач.

This paper presents the development and design of the hardware implementation of the algorithm for solving systems of linear equations, optimization to improve performance, the study of the effectiveness of the resulting hardware implementation and comparative analysis with existing implementations of the algorithm, as well as evaluating the effectiveness of using high-level synthesis tools to speed up problems related to solving systems of linear algebraic equations using FPGA accelerators. The high-level synthesis tools of the Xilinx Vitis HLS package are used as a base for development and design. The hardware basis for testing the implementation is the Xilinx Alveo U50 FPGA accelerator. After completing the development and design stages, a hardware module was obtained to accelerate the most time-consuming part of the algorithm for solving systems of linear algebraic equations. During the research phase, comparative analysis of the simulation results with the results of other implementations of the algorithm was performed. The obtained research results showed an increase in the efficiency of solving this problem in comparison with the considered existing implementations. The efficiency of using the tools of high-level synthesis of the Xilinx Vitis HLS package for accelerating problems related to solving systems of linear equations is evaluated. Based on this assessment, a conclusion is made about the rationality of using hardware acceleration based on FPGA accelerators in the application to the studied field of problems.

• 1a9a89ddb043fb318c598f7ea10c73bb05e1a6598b82493509bf867b6f82d835.pdf
  • 00ea6d85bdf6a9299ee74c6f58ca3ad610a6d7ca672e3dca1f547e93bba5a0e8.pdf
• 1a9a89ddb043fb318c598f7ea10c73bb05e1a6598b82493509bf867b6f82d835.pdf
• 1a9a89ddb043fb318c598f7ea10c73bb05e1a6598b82493509bf867b6f82d835.pdf
  • 4bde56a6d8bf3c00a9a8b28d635a94b3b2d9e41efb09943b472ab74c43741dc9.pdf
  • e0fbb1d51b1aa914f5bef95cbf8049cb706ca8c3003a7d9c2f18069340433eb8.pdf
  • 00ea6d85bdf6a9299ee74c6f58ca3ad610a6d7ca672e3dca1f547e93bba5a0e8.pdf
    • ВВЕДЕНИЕ
    • 1. анализ и обоснование используемых в работе аппаратных средств
      • 1.1. Анализ существующих аппаратных средств для задачи ускорения вычислений
      • 1.2. Анализ особенностей FPGA-ускорителей семейства Alveo компании Xilinx
      • 1.3. Выводы
    • 2. АНАЛИЗ И ФОРМАЛИЗАЦИЯ ТЕХНИЧЕСКОГО ЗАДАНИЯ
      • 2.1. Анализ технического задания
      • 2.2. Формализация технического задания
      • 2.3. Выводы
    • 3. Анализ существующих реализаций алгоритма решения систем линейных алгебраических уравнений
      • 3.1. Анализ алгоритма решения систем линейных уравнений Linpack1000
        • 3.1.1. Реализация ускорения алгоритма HPL 1.0 с применением распараллеливания вычислений на CPU
        • 3.1.2. Реализация ускорения алгоритма HPL 2.0 с применением распараллеливания вычислений на CPU и GPU
      • 3.2. Выводы
    • 4. Анализ и обоснование процедуры проектирования аппаратной реализации и аппаратно-программной платформы
      • 4.1. Анализ процедуры проектирования аппаратной реализации
      • 4.2. Анализ вариантов использования аппаратного решения алгоритма и обоснование выбора варианта
        • 4.2.1. Вариант использования аппаратной реализации с помощью технологии OpenCL
        • 4.2.2. Вариант использования аппаратной реализации с помощью технологии PYNQ for Alveo
        • 4.2.3. Вариант использования аппаратной реализации с помощью софт-процессора Microblaze
      • 4.3. Выводы
    • 5. Разработка, анализ и оптимизация аппаратной реализации
      • 5.1. Обоснование выбора инструмента для выполнения анализа исходной вычислительной эффективности кода
      • 5.2. Обоснование выбора функций для реализации на аппаратном ускорителе
      • 5.3. Разработка аппаратной реализации в среде Vitis HLS и запуск с помощью технологии OpenCL
      • 5.4. Анализ результатов реализаций ускорения рассматриваемого алгоритма
      • 5.5. Выводы
    • 6. сравнительный анализ способов адаптации существующего программного кода
      • 6.1. Анализ существующих метрик
        • 6.1.1. Метрики по количеству строк исходного кода
        • 6.1.2. Метрики Холстеда
        • 6.1.3. Метрики Маккейба
      • 6.2. Оценки трудоемкости разработки решений для ускорения алгоритма на основе метрики SLOC
      • 6.3. Оценки трудоемкости разработки решений для ускорения алгоритма на основе метрик Холстеда
      • 6.4. Выводы
    • ЗАКЛЮЧЕНИЕ
    • СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ