Details

Title: Аппаратный буфер данных на языке Verilog HDL: выпускная квалификационная работа бакалавра: направление 11.03.04 «Электроника и наноэлектроника» ; образовательная программа 11.03.04_03 «Интегральная электроника и наноэлектроника»
Creators: Калашников Денис Игоревич
Scientific adviser: Пятак Иван Михайлович
Organization: Санкт-Петербургский политехнический университет Петра Великого. Институт электроники и телекоммуникаций
Imprint: Санкт-Петербург, 2022
Collection: Выпускные квалификационные работы; Общая коллекция
Subjects: язык описания аппаратуры; цифровые интегральные схемы; уровни абстракции; hardware description language; digital integrated circuits; abstraction levels
Document type: Bachelor graduation qualification work
File type: PDF
Language: Russian
Level of education: Bachelor
Speciality code (FGOS): 11.03.04
Speciality group (FGOS): 110000 - Электроника, радиотехника и системы связи
DOI: 10.18720/SPBPU/3/2022/vr/vr22-2608
Rights: Доступ по паролю из сети Интернет (чтение, печать, копирование)
Additionally: New arrival
Record key: ru\spstu\vkr\18580

Allowed Actions:

Action 'Read' will be available if you login or access site from another network Action 'Download' will be available if you login or access site from another network

Group: Anonymous

Network: Internet

Annotation

Объект исследования –  Аппаратный буфер данных. Цель работы – реализация аппаратного буфера данных с использованием языка описания аппаратного уровня Verilog. Рассматривался процесс проектирования и разработки цифровых интегральных схем с использованием языков описания аппаратуры, выполнен обзор литературы. Рассмотрены основные принципы построения аппаратного буфера FIFO, архитектуры, виды реализации и сделана классификация. Разработан аппаратный буфер данных типа “FIFO” и получены результаты моделирования основных процессов работы устройства в САПР ISE от компании Xilinx.

The object of the research - Hardware data buffer. The purpose of this work is to implement a hardware data buffer using the Verilog hardware level description language. Considered the process of designing and developing digital integrated circuits using hardware description languages, a literature review. The basic principles of the hardware buffer FIFO, architecture, types of implementation and made a classification. Developed hardware buffer data type "FIFO" and simulation results of the main processes of the device in the CAD ISE from the company Xilinx.

Document access rights

Network User group Action
ILC SPbPU Local Network All Read Print Download
External organizations N2 All Read
External organizations N1 All
Internet Authorized users SPbPU Read Print Download
Internet Authorized users (not from SPbPU, N2) Read
Internet Authorized users (not from SPbPU, N1)
-> Internet Anonymous

Usage statistics

stat Access count: 0
Last 30 days: 0
Detailed usage statistics