Объект исследования –  Аппаратный буфер данных. Цель работы – реализация аппаратного буфера данных с использованием языка описания аппаратного уровня Verilog. Рассматривался процесс проектирования и разработки цифровых интегральных схем с использованием языков описания аппаратуры, выполнен обзор литературы. Рассмотрены основные принципы построения аппаратного буфера FIFO, архитектуры, виды реализации и сделана классификация. Разработан аппаратный буфер данных типа “FIFO” и получены результаты моделирования основных процессов работы устройства в САПР ISE от компании Xilinx.

The object of the research - Hardware data buffer. The purpose of this work is to implement a hardware data buffer using the Verilog hardware level description language. Considered the process of designing and developing digital integrated circuits using hardware description languages, a literature review. The basic principles of the hardware buffer FIFO, architecture, types of implementation and made a classification. Developed hardware buffer data type "FIFO" and simulation results of the main processes of the device in the CAD ISE from the company Xilinx.