Полищук, Жанна Эдуардовна. Аппаратная архитектура блока расчета метрик для блочного последовательного декодера полярных кодов: выпускная квалификационная работа бакалавра: направление 11.03.02 «Инфокоммуникационные технологии и системы связи» ; образовательная программа 11.03.02_01 «Системы мобильной связи» = Hardware architecture of the score processor for the block sequential decoder of polar codes / Ж. Э. Полищук; Санкт-Петербургский политехнический университет Петра Великого, Институт электроники и телекоммуникаций; научный руководитель А. В. Рашич. — Санкт-Петербург, 2022. — 1 файл (2,1 Мб). — Загл. с титул. экрана. — Доступ по паролю из сети Интернет (чтение). — Adobe Acrobat Reader 7.0. — <URL:http://elib.spbstu.ru/dl/3/2022/vr/vr22-2638.pdf>. — DOI 10.18720/SPBPU/3/2022/vr/vr22-2638. — Текст
|
Период
|
Чтение
|
Печать
|
Копирование
|
Открытие
|
Итого
|
|
Год 2023
|
Квартал 1
|
Март
|
2
|
0
|
0
|
0
|
2
|
|
Квартал 2
|
Апрель
|
3
|
0
|
0
|
0
|
3
|
|
Май
|
9
|
0
|
0
|
0
|
9
|
|
Июнь
|
7
|
0
|
0
|
0
|
7
|
|
Квартал 3
|
Июль
|
0
|
0
|
0
|
0
|
0
|
|
Август
|
0
|
0
|
0
|
0
|
0
|
|
Сентябрь
|
5
|
0
|
0
|
0
|
5
|
|
Квартал 4
|
Октябрь
|
6
|
0
|
0
|
0
|
6
|
|
Ноябрь
|
5
|
0
|
0
|
0
|
5
|
|
Декабрь
|
4
|
0
|
0
|
0
|
4
|
|
Год 2024
|
Квартал 1
|
Январь
|
1
|
0
|
0
|
0
|
1
|
|
Февраль
|
2
|
0
|
0
|
0
|
2
|
|
Март
|
0
|
0
|
0
|
0
|
0
|
|
Квартал 2
|
Апрель
|
7
|
0
|
0
|
0
|
7
|
|
Май
|
3
|
0
|
0
|
0
|
3
|
|
Всего
|
54
|
0
|
0
|
0
|
54
|
