Детальная информация

Название: Архитектура КИХ-фильтра на основе распределенных вычислений с пониженным потреблением памяти и ее реализация в FPGA: выпускная квалификационная работа бакалавра: направление 11.03.01 «Радиотехника» ; образовательная программа 11.03.01_01 «Космические и наземные радиотехнические системы»
Авторы: Козорез Кирилл Сергеевич
Научный руководитель: Рашич Андрей Валерьевич
Организация: Санкт-Петербургский политехнический университет Петра Великого. Институт электроники и телекоммуникаций
Выходные сведения: Санкт-Петербург, 2022
Коллекция: Выпускные квалификационные работы; Общая коллекция
Тематика: ких-фильтр; распределенная арифметика; реализация; ПЛИС; fir filter; distributed arithmetic; DA; OBC; FPGA; implementation
Тип документа: Выпускная квалификационная работа бакалавра
Тип файла: PDF
Язык: Русский
Уровень высшего образования: Бакалавриат
Код специальности ФГОС: 11.03.01
Группа специальностей ФГОС: 110000 - Электроника, радиотехника и системы связи
DOI: 10.18720/SPBPU/3/2022/vr/vr22-954
Права доступа: Доступ по паролю из сети Интернет (чтение, печать)
Ключ записи: ru\spstu\vkr\17109

Разрешенные действия:

Действие 'Прочитать' будет доступно, если вы выполните вход в систему или будете работать с сайтом на компьютере в другой сети

Группа: Анонимные пользователи

Сеть: Интернет

Аннотация

Объект исследования – аппаратная реализация КИХ фильтра на основе распределенных вычислений с пониженным объемом требуемой памяти в FPGA.Цель работы - снижение объема потребляемой памяти и повышение производительности аппаратных архитектур КИХ фильтров на основе распределенной арифметики.В ходе выполнения выпускной квалификационной работы была разработана архитектура данного КИХ фильтра, после чего она была реализована в ПЛИС семейства Xilinx Artix-7. После реализации в FPGA, а также дополнительной битовой модели в среде Simulink, для данного фильтра было проведено моделирование с известной импульсной характеристикой.Проведена разводка проекта в ПЛИС. Для выполнения данной задачи была использована среда Vivado. В результате проведенной работы были получены данные о рабочей тактовой частоте и о количестве задействованных ресурсов.Произведен анализ различных архитектур КИХ-фильтра и проведено их сравнение с предложенной реализацией.Задание на выпускную квалификационную работу выполнено в полном объеме.

The object of the graduate qualification work is a hardware implementation of a filter based on distributed arithmetic with a reduced amount of required memory in an FPGA.The purpose of the work is to reduce the amount of memory consumed and improve the performance of hardware architectures of filters based on distributed arithmetic.During the completion of the final qualification work, the architecture of this FIR filter was developed, after which it was implemented in the FPGA of the Xilinx Artix-7 family. After implementation in the FPGA, as well as an additional bit model in the Simulink environment, a simulation with a known impulse response was performed for this filter.The wiring of the project in FPGA was carried out. The Vivado environment was used to perform this task. As a result, of the work carried out, data on the operating clock frequency and the number of resources involved were obtained.The analysis of various architectures of the FIR filter is carried out and their comparison with the proposed implementation is carried out.The assignment for the final qualifying work has been completed in full.

Права на использование объекта хранения

Место доступа Группа пользователей Действие
Локальная сеть ИБК СПбПУ Все Прочитать Печать
Интернет Авторизованные пользователи СПбПУ Прочитать Печать
-> Интернет Анонимные пользователи

Статистика использования

stat Количество обращений: 9
За последние 30 дней: 1
Подробная статистика