Детальная информация

Тема выпускной квалификационной работы: «Аппаратная архитектура блока помехоустойчивого кодирования стандартов DVB-S2/S2X и ее реализация в FPGA». Данная работа посвящена разработке и реализации аппаратной архитектуры блока помехоустойчивого кодирования стандартов DVB-S2/S2X для применения в системе мониторинга спутниковых сигналов типа “несущая-в-несущей”. В ходе работы были реализованы кодер BCH, кодер LDPC, перемежитель и модулятор.Для многоканальных систем мониторинга спутниковых сигналов, использующих тип сигнала “несущая-в-несущей”, крайне важен блок помехоустойчивого кодирования, использующий малое количество логических ресурсов ПЛИС, а также обладающий высокой производительностью для потоковой обработки данных. Предлагаемое устройство обладает производительностью до 1,65 Гбит/сек, при рабочей тактовой частоте 352 МГц и числе использованных ресурсов: 15155 LUT, 8361 FF и 75 BRAM. При разработке архитектуры была создана подробная модель в среде Matlab, которая вместе с тестбенчем составляла тестовое окружение реализованного блока помехоустойчивого кодирования и позволяла на каждом этапе кодирования сверять ожидаемые данные с полученными из симуляции в среде ModelSim. Разработанное устройство поддерживает оба стандарта DVB-S2 и DVB-S2X, является компактным и производительным. Благодаря данным качествам оно может найти свое применение во многих системах спутниковой связи, где крайне важен баланс производительности и компактности. В частности, такой системой и является многоканальная система мониторинга спутниковых сигналов.

The subject of the graduate qualification work is: "Hardware architecture of the DVB-S2/S2X error-correcting coding block and its implementation in FPGA". The given work is devoted to the development and implementation of the hardware architecture of the DVB-S2/S2X error-correcting coding unit for use in a carrier-in-carrier satellite signal monitoring system. During the work, a BCH encoder, an LDPC encoder, an interleaver and a modulator were implemented. For multi-channel satellite signal monitoring systems using the carrier-in-carrier signal type, an error-correcting encoding block, using a small amount of FPGA logic resources, and also having high performance for streaming data processing, is extremely important. The proposed device has a performance of up to 1.65 Gb / s, with an operating clock frequency of 352 MHz and the number of resources used: 15155 LUT, 8361 FF and 75 BRAM.When developing the architecture, a detailed model was created in the Matlab environment, which, together with the testbench, constituted the test environment of the implemented block of error-correcting encoding and allowed to compare the expected data with those obtained from the simulation in the ModelSim environment at each stage of encoding. The developed device supports both DVB-S2 and DVB-S2X standards, is compact and efficient. Thanks to these qualities, it can find its application in many satellite communication systems, where the balance of performance and compactness is extremely important. In particular, such a system is a multi-channel monitoring system for satellite signals.