В ходе данной работы был рассмотрен путь разработки цифровой ИС, особое внимание уделено логическому синтезу и статическому временному анализу, при этом применялись методы поиска и анализа информации из различных источников. Были разработаны и синтезированы на ПЛИС три типа микроархитектур микропроцессорного ядра архитектуры RISC-V: однотактная, многотактная и конвейерная, при этом использовались средства автоматизированной разработки цифровых схем на ПЛИС. В ходе сравнения данных реализаций было принято решение использовать в дальнейшей работе конвейерное микропроцессорное ядро. Приведено сравнение разработанного конвейерного микропроцессорного ядра с другими реализациями. Предложены и реализованы варианты улучшения характеристик разработанного микропроцессорного ядра, которые позволили сократить разрыв с другими реализациями в частоте тактового сигнала на 47% и во времени выполнения тестовой программы на 52,5%.

In this work, the development path of a digital IC has been reviewed, focusing on logic synthesis and static timing analysis at that time we used several methods to search and analyze information from different sources. Three types of RISC-V architecture microprocessor core microarchitectures were developed and synthesized on FPGA: single-cycle, multi-cycle and pipeline at that time we used tools for computer-aided design of digital circuits on FPGAs. As a result of a comparison of these implementations it was decided to use pipeline microprocessor core in the further work. The developed pipeline microprocessor core is compared with other implementations. Variants of improvement of characteristics of the developed microprocessor core which have allowed to reduce a gap with other realizations in frequency of a clock signal on 47 % and in test program execution time on 52,5 % are offered and realized.