Антропов, Владислав Андреевич. Разработка микропроцессорного ядра архитектуры RISC-V на языке SystemVerilog для встраиваемых систем: выпускная квалификационная работа бакалавра: направление 11.03.04 «Электроника и наноэлектроника» ; образовательная программа 11.03.04_03 «Интегральная электроника и наноэлектроника» = Development of a RISC-V architecture microprocessor core for embedded systems on SystemVerilog language / В. А. Антропов; Санкт-Петербургский политехнический университет Петра Великого, Институт электроники и телекоммуникаций; научный руководитель И. М. Пятак. — Санкт-Петербург, 2023. — 1 файл (3,9 Мб). — Загл. с титул. экрана. — Доступ по паролю из сети Интернет (чтение). — Adobe Acrobat Reader 7.0. — <URL:http://elib.spbstu.ru/dl/3/2023/vr/vr23-4737.pdf>. — DOI 10.18720/SPBPU/3/2023/vr/vr23-4737. — Текст: электронный
|
Период
|
Чтение
|
Печать
|
Копирование
|
Открытие
|
Итого
|
|
Год 2023
|
Квартал 3
|
5
|
0
|
0
|
0
|
5
|
|
Квартал 4
|
2
|
0
|
0
|
0
|
2
|
|
Год 2024
|
Квартал 1
|
5
|
0
|
0
|
0
|
5
|
|
Квартал 2
|
18
|
0
|
0
|
0
|
18
|
|
Квартал 3
|
2
|
0
|
0
|
0
|
2
|
|
Всего
|
32
|
0
|
0
|
0
|
32
|
