Таблица | Карточка | RUSMARC | |
Разрешенные действия: –
Действие 'Прочитать' будет доступно, если вы выполните вход в систему или будете работать с сайтом на компьютере в другой сети
Группа: Анонимные пользователи Сеть: Интернет |
Аннотация
В результате исследования была разработана аппаратная архитектура алгоритма расчета фазы комплексного числа на основе Cordic, позволяющая повысить вычислительную скорость. Была осуществлена реализация аппаратной архитектуры алгоритма расчета фазы комплексного числа на основе Cordic в ПЛИС Xilinx xcku060-ffva1517-2-I семейства Kintex UltraScale и Intel 10CX220YF780E6G семейства Cyclone 10 GX. Выполнен синтез блоков с реализованной архитектурой и получен отчет о количестве использованных ресурсов в ПЛИС при разных разрядностях входных данных. Выполнен синтез IP-ядер Xilinx Cordic v.6.0 и Altera ALTERA_Cordic и получен отчет о количестве использованных ресурсов в ПЛИС при разных разрядностях входных данных. Выполнена верификация разработанного блока. Учтены терминологические особенности предметной области и применены программные средства для решения задач. Применено специализированное программно-математическое обеспечение MATLAB, Vivado.
The given work is devoted to reducing the amount of resources occupied by the algorithm for calculating the phase of a complex number based on Cordic when implemented in an FPGA. As a result of the study, a hardware architecture of the algorithm for calculating the phase of a complex number based on Cordic was developed, which allows increasing the computational speed. The hardware architecture of the algorithm for calculating the phase of a complex number based on Cordic was implemented in the Xilinx xcku060-ffva1517-2-I FPGA of the Kintex UltraScale family and Intel 10CX220YF780E6G of the Cyclone 10 GX family The synthesis of blocks with the implemented architecture was carried out and a report was obtained on the number of resources used in the FPGA for different input data lengths. The developed block was verified. The synthesis of Xilinx Cordic v.6.0 and Altera ALTERA_Cordic IP cores was performed, and a report was obtained on the amount of resources used in the FPGA for different input data widths. The terminological features of the subject area are considered and software tools are used to solve problems. Specialized software-mathematical software MATLAB, Vivado was used.
Права на использование объекта хранения
Место доступа | Группа пользователей | Действие | ||||
---|---|---|---|---|---|---|
Локальная сеть ИБК СПбПУ | Все |
![]() |
||||
Интернет | Авторизованные пользователи СПбПУ |
![]() |
||||
![]() |
Интернет | Анонимные пользователи |
Оглавление
- Содержание
- Введение
- 1. Общее описание Алгоритма CORDIC
- 2. Разработка Аппаратной архитектуры CORDIC
- 3. Реализация разработанных архитектур CORDIC в ПЛИС
- Заключение
- Список использованных источников
- Приложение А
Статистика использования
|
Количество обращений: 18
За последние 30 дней: 0 Подробная статистика |