В результате исследования были рассмотрены и выбраны метод формирования OFDM сигнала, схема турбо-кодера и архитектура блока обратного быстрого преобразования Фурье (IFFT) из состава OFDM модулятора. На основе выбранных схем и параметров применены программные средства VHDL для реализации IP-ядер турбо-кодера и блока IFFT на функциональном уровне, которые в дальнейшем могут быть синтезированы на основе отечественных цифровых интегральных схем. Также разработано и применено тестовое окружение для проверки работоспособности разработанных ядер.

As a result of the study, the method of OFDM signal generation, the turbo encoder scheme and the architecture of the inverse fast Fourier transform (IFFT) block from the OFDM modulator were investigated and chosen. Based on the chosen schemes and parameters, VHDL software tools were used to implement the IP cores of the turbo encoder and the IFFT block at the functional level, which can later be synthesized based on the domestic digital ASICs. Testbench has also been developed and applied to test the operability of the developed cores.

• ОПРЕДЕЛЕНИЯ, ОБОЗНАЧЕНИЯ И СОКРАЩЕНИЯ
• ВВЕДЕНИЕ
• 1 Исходные данные и требования
  • 1.1 Описание радиопередающего устройства
  • 1.2 Режимы работы РПдУ
  • 1.3 Описание управляющих команд от микроконтроллера
  • 1.4 Структура формируемого пакета и алгоритмы кодирования
• 2 Технология OFDM и методы её реализации
  • 2.1 Схема формирования OFDM сигнала
    • 2.1.1 Обзор схем формирования OFDM
    • 2.1.2 Сравнительный анализ схем OFDM
    • 2.1.3 Выбор структурной схемы OFDM для реализации
  • 2.2 Архитектура кодера турбо-кода
    • 2.2.1 Структурная схема турбо-кодера
    • 2.2.2 Недвоичный рекурсивный сверточный кодер
    • 2.2.3 Описание выбранной схемы турбо-кодера
  • 2.3 Архитектура блока IFFT
    • 2.3.1 Описание структурной схемы
    • 2.3.2 Выбранные параметры
• 3 Программная реализация IP-ядер
  • 3.1 Реализация турбо-кодера
  • 3.2 Реализация блока IFFT
    • 3.2.1 Общая схема блока IFFT
    • 3.2.2 Архитектура блока двух стадий расчета
    • 3.2.3 Архитектура блока «бабочка»
    • 3.2.4 Расчет поворачивающих множителей
• 4 Тестирование IP-ядер
  • 4.1 Тестирование турбо-кодера
  • 4.2 Тестирование ядра IFFT
• 5 Результаты
  • 5.1 Расчет скорости турбо-кодера для выполнения требований задания
  • 5.2 Сравнение с предыдущими решениями
    • 5.2.1 IP-ядро турбо-кодера
    • 5.2.2 IP-ядро IFFT
• ЗАКЛЮЧЕНИЕ
• СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ
• ПРИЛОЖЕНИЕ А
• ПРИЛОЖЕНИЕ Б
• ПРИЛОЖЕНИЕ В