В результате работы были представлены обзор и классификация алгоритмов коммутационной калибровки ЦАП, в результате чего был выделен обобщённый алгоритм коммутационной калибровки без избыточности – алгоритм с перестроением элементов. Для построения математической модели коммутационной калибровки и исследования влияния параметров алгоритма с перестроением элементов на снижение дифференциальной и интегральной нелинейностей ЦАП было применено специализированное программно-математическое обеспечение MATLAB. В связи с упрощением калибровочной цепи были рассмотрены различные перестановки для алгоритма с переупорядочиванием элементов. Используя разработанную математическую модель получены результаты моделирования с применением различных перестановок элементов, в результате чего проведён сравнительный анализ перестановок. На основе результатов анализа была предложена многоэтапная перестановка Multiple Mirrored, для проверки которой разработана цифровая часть ЦАП на языке Verilog. С помощью MATLAB HDL Coder было сгенерировано Verilog описание устройства обработки, которое будет интегрированно на один кристалл с цифровой частью ЦАП.

As a result of the work, an overview and classification of DAC switching-based calibration algorithms were proposed, as a result a generalized switching-based calibration algorithm without elements redundancy was introduced – an algorithm with elements reconstruction. To develop a mathematical model of switching-based calibration and study the influence of the algorithm parameters on the reduction of the differential and integral nonlinearities of the DAC, specialized MATLAB software and mathematical software was used. In order to simplify the calibration circuit, various elements reorders without unification were considered for the algorithm with element reordering. Using the developed mathematical model, the results of simulation were obtained using different elements reorders, as a result of which a comparative analysis of the reorders was carried out. Based on the results of the analysis, a multi-stage Multiple Mirrored reorder was proposed, for the verification of which the digital part of the DAC was developed in Verilog. Using MATLAB HDL Coder, a Verilog description of the processing block was generated, which will be integrated on the same chip with the digital part of the DAC.