Детальная информация

Название: Аппаратная архитектура модуля обращения матрицы для алгоритма минимизации дисперсии шума: выпускная квалификационная работа бакалавра: направление 11.03.01 «Радиотехника» ; образовательная программа 11.03.01_01 «Космические и наземные радиотехнические системы»
Авторы: Ткаченко Матвей Дмитриевич
Научный руководитель: Рашич Андрей Валерьевич
Организация: Санкт-Петербургский политехнический университет Петра Великого. Институт электроники и телекоммуникаций
Выходные сведения: Санкт-Петербург, 2024
Коллекция: Выпускные квалификационные работы; Общая коллекция
Тематика: МВДР; поворот Гивенса; ПЛИС; параллельная реализация; обращение матрицы; QR-разложение; MVDR; Givensrotation; FPGA; parallel implementation; QR-decomposition; matrix inversion
Тип документа: Выпускная квалификационная работа бакалавра
Тип файла: PDF
Язык: Русский
Уровень высшего образования: Бакалавриат
Код специальности ФГОС: 11.03.01
Группа специальностей ФГОС: 110000 - Электроника, радиотехника и системы связи
DOI: 10.18720/SPBPU/3/2024/vr/vr24-2559
Права доступа: Доступ по паролю из сети Интернет (чтение)
Дополнительно: Новинка
Ключ записи: ru\spstu\vkr\29164

Разрешенные действия:

Действие 'Прочитать' будет доступно, если вы выполните вход в систему или будете работать с сайтом на компьютере в другой сети

Группа: Анонимные пользователи

Сеть: Интернет

Аннотация

Цель работы – проектирование аппаратной архитектуры для нахождения обратных матриц размерностью 2×2, 4×4 для алгоритма минимизации дисперсии шума.  Целевая платформы Xilinx Zynq Ultrscale+ допускается использование до 35% аппаратных ресурсов для кристалла xczu5cg по каждому типу (LUTs, Flip-Flops, BRAMs, DSPs). В результате исследования была разработана математическая модель обращения матриц, позволяющая осуществить реализацию алгоритма в программируемой логической интегральной схеме с заданной точностью. Для проверки работоспособности модели она была промоделирована для всего диапазона углов азимута и места, мощностей сигналов и шумов, количества принимаемых помех, а также разрядностей матриц. После этого были исследованы возможности выбора различных разрядностей для перевода модели в логику фиксированной точки, с заданной средней ошибкой. Использовались открытые образовательные ресурсы и программы поиска и анализа информации. Использовались средства автоматизации (автоматизированной) разработки Matlab, Simulink. Применено (протестировано) программное обеспечение Matlab, Simulink.

The purpose of the work is to design a hardware architecture for finding inverse matrices of dimensionality 2×2 4×4, with an acceptable 35% resource utilization of the target Xilinx Zynq Ultrscale+ on-chip xczu5cg platform per type (LUTs, Flip-Flops, BRAMs, DSPs). As a result of the research, a mathematical model of matrix inversion has been developed which allows the algorithm to be implemented in a programmable logic integrated circuit as efficiently as possible and with a given accuracy. This model was verified by simulation for given values of azimuth and position angles, signal and noise powers, amount of received noise, and matrix digits. The possibilities of choosing different bit sizes to translate the model into fixed-point logic with a given average error were then investigated. Open educational resources and information search and analysis programs were used. Automation (automated) development tools were used Matlab, Simulink. The software has been applied (tested) Matlab, Simulink.

Права на использование объекта хранения

Место доступа Группа пользователей Действие
Локальная сеть ИБК СПбПУ Все Прочитать
Интернет Авторизованные пользователи СПбПУ Прочитать
-> Интернет Анонимные пользователи

Статистика использования

stat Количество обращений: 0
За последние 30 дней: 0
Подробная статистика