Details

Объектом исследования является проектирование 10-битного транзисторного резистивного ЦАП с улучшенной линейностью преобразования. Целью является проектирование 10-битного транзисторного резистивного ЦАП с улучшенной линейностью преобразования. В этой диссертации основное внимание уделяется некоторым различным архитектурам для улучшения линейности 10-битного транзисторного резистивного ЦАП, включая сегментированные архитектуры, оптимизированные для коммутаторов двоичные архитектуры и замену элементов с помощью затворов передачи. Проанализируйте все методы, чтобы проверить их влияние на линейность. Затем используйте моделирование Монте-Карло для проверки надежности этих архитектур в условиях несоответствия и паразитных условий. Результаты показывают, что оптимизированная для коммутаторов двоичная архитектура и сегментированная архитектура значительно улучшают линейность ЦАП. Эти архитектуры имеют низкие значения DNL и INL, что указывает на то, что они могут эффективно достигать высокоточного преобразования аналогового сигнала.

Object of study is design of a 10-bit transistor-only resistive DAC with enhance linearity of conversion. The aim is designing a 10-bit transistor-only resistive DAC with enhance linearity of conversion. This thesis focuses on some different architectures to improve the linearity of 10-bit transistor-only resistive DAC, including segmented architectures, switch-optimized binary architectures, and elements replacement with transmission gates. Analyze all methods to test its impact on linearity. Then use Monte Carlo simulations to test the robustness of these architectures under mismatch and parasitic conditions. The results show that the switch-optimized binary architecture and segmented architecture have a great improvement on DAC linearity. These architectures have low DNL and INL values, indicating that they can effectively achieve high-precision analog signal conversion.