Детальная информация

Цель работы: разработка и реализация на ПЛИС архитектуры декодера БЧХ-кодов для стандарта DVB-S2, обеспечивающей высокую производительность при умеренном использовании аппаратных ресурсов. Решаемые задачи: 1. Обзор существующих реализаций архитектур алгебраических декодеров БЧХ-кодов стандарта DVB-S2. 2. Анализ требований к декодеру БЧХ-кодов согласно стандарту DVB-S2. 3. Разработка аппаратной архитектуры декодера БЧХ-кодов и её реализация на ПЛИС. 4. Сравнительный анализ реализованного декодера с существующими решениями. Работа проведена на базе ООО НПП «НТТ», где были произведены основные расчёты, разработка архитектуры и её тестирование на ПЛИС. Были проведены расчёты производительности декодера и измерения параметров быстродействия. Использовались среды разработки MATLAB, Python и язык описания аппаратуры VHDL. В результате был реализован декодер БЧХ-кодов, продемонстрировано его потребление аппаратных ресурсов и производительность. Разработанная архитектура может быть использована в системах спутниковой связи, соответствующих стандарту DVB-S2.

Objective: to develop and implement on FPGA a BCH code decoder architecture for the DVB-S2 standard, ensuring high performance with moderate hardware resource utilization.  Tasks addressed:  1. Review of existing implementations of algebraic BCH-codes decoder architectures for the DVB-S2 standard.  2. Analysis of the requirements for a BCH code decoder according to the DVB-S2 standard.  3. Development of a hardware architecture for a BCH-codes decoder and its implementation on FPGA.  4. Comparative analysis of the implemented decoder with existing solutions.  The work was carried out at LLC NTT, where the main calculations, architecture development, and FPGA testing were performed. Performance calculations and measurements of timing parameters were conducted. The MATLAB, Python, and VHDL hardware description language development environments were used. As a result, a BCH code decoder was implemented, demonstrating its hardware resource consumption and performance. The developed architecture can be used in satellite communication systems compliant with the DVB-S2 standard.

• Список аббревиатур, сокращений и обозначений
• Введение
• Глава 1. Теория и практика декодирования БЧХ-кодов
• 1.1. БЧХ-коды
• 1.2. Основы декодирования БЧХ-кодов
  • 1.2.1. Структурная схема декодера
  • 1.2.2. Вычисление синдромов
  • 1.2.3. Вычисление коэффициентов многочлена локаторов ошибок
  • 1.2.4. Поиск позиций ошибок
  • 1.2.5. Исправление ошибок
• 1.3. Обзор существующих реализаций
• 1.4. Выводы по Главе 1
• Глава 2. Реализация декодера БЧХ-кодов на ПЛИС
• 2.1. Арифметические операции в полях Галуа и их реализация на ПЛИС
  • 2.1.1. Сложение в полях Галуа GF(,𝟐-𝒎.)
  • 2.1.2. Умножение в полях Галуа GF(,𝟐-𝒎.)
  • 2.1.3. Деление в полях Галуа GF(,𝟐-𝒎.)
• 2.2. Общая схема реализованного декодера и описание его модулей
  • 2.2.1. Модуль расчёта синдромов
  • 2.2.2. Модуль расчёта коэффициентов многочлена локаторов ошибок
  • 2.2.3. Модуль расчёта позиций ошибок
  • 2.2.4. Модуль задержки и модуль исправления ошибок
  • 2.2.5. Модуль проверки
  • 2.3. Увеличение производительности
• 2.4. Выводы по Главе 2
• Глава 3. Результаты разводки и сравнение с существующими реализациями
• 3.1. Использование аппаратных ресурсов реализованного декодера
• 3.2. Производительность реализованного декодера
• 3.3. Выводы по Главе 3
• Заключение
• Список использованных источников
• Приложение А. Параметры БЧХ-кодов стандарта DVB-S2
• Приложение Б. Общая схема декодера
• Приложение В. Алгоритм riBM