Детальная информация

Данная работа посвящена разработке и испытанию составляющей верификационного программно-аппаратного комплекса. Назначением разработанной на языке SystemVerilog FPGA-среды является высокоскоростная генерация результатов вычислительных RTL-модулей, инкапсулированных в среду, и передача результатов по Ethernet на компьютер. Решение разрабатывалось с фокусом на модули, реализующие арифметику чисел с плавающей точкой, но итоговый проект обладает гибкой системой параметризации, позволяющей использовать среду с другими типами вычислителей. С помощью разработанного решения удалось обнаружить наличие ошибок в результатах некоторых инструкций проекта FPNew. Также получилось применить решение в процессе коммерческой разработки.

The given work is devoted to development and testing of a component of a verification system, consisting of both hardware and software components. Function of the FPGA environment developed in the SystemVerilog language is the high-speed generation of results of RTL computational modules encapsulated in the environment and result transmission to PC via Ethernet connection. The solution was developed with the focus on modules implementing floating-point arithmetic, but at the same time, the project has a flexible parametrization system that allows usage of the environment with other types of calculators. With the help of the FPGA environment, errors in the results of FPnew project were detected. The environment was also used in the commercial development process.