Детальная информация
| Название | Адаптивный модуль динамической буферизации активных кадров видеопотока DisplayPort: выпускная квалификационная работа магистра: направление 09.04.01 «Информатика и вычислительная техника» ; образовательная программа 09.04.01_20 «Проектирование интеллектуальных компьютерных систем» |
|---|---|
| Авторы | Якубец Никита Сергеевич |
| Научный руководитель | Сушников Виктор Александрович |
| Организация | Санкт-Петербургский политехнический университет Петра Великого. Институт компьютерных наук и кибербезопасности |
| Выходные сведения | Санкт-Петербург, 2025 |
| Коллекция | Выпускные квалификационные работы ; Общая коллекция |
| Тематика | плис ; интерфейс dіsрlаyport ; управление памятью ; буферизация ; sеlеctivе uрdаtе ; синхронная динамическая память с произвольным доступом и удвоенной скоростью передачи данных ; fpga ; dіsрlаyport interface ; memory control ; buffering ; ddr sdram |
| Тип документа | Выпускная квалификационная работа магистра |
| Тип файла | |
| Язык | Русский |
| Уровень высшего образования | Магистратура |
| Код специальности ФГОС | 09.04.01 |
| Группа специальностей ФГОС | 090000 - Информатика и вычислительная техника |
| DOI | 10.18720/SPBPU/3/2025/vr/vr25-3815 |
| Права доступа | Доступ по паролю из сети Интернет (чтение) |
| Дополнительно | Новинка |
| Ключ записи | ru\spstu\vkr\37469 |
| Дата создания записи | 19.09.2025 |
Разрешенные действия
–
Действие 'Прочитать' будет доступно, если вы выполните вход в систему или будете работать с сайтом на компьютере в другой сети
| Группа | Анонимные пользователи |
|---|---|
| Сеть | Интернет |
В работе рассмотрена задача создания параметризируемого модуля на языке описания аппаратуры SystemVerilog, осуществляющего буферизацию поступающих кадров видеопотока интерфейса DіsрlаyPort. Была разработана аппаратная часть устройства и соответствующее верификационное окружение, позднее примененное для проверки работоспособности и определения эффективности модуля.
The paper considers the task of creating a parameterized module, written in SystemVerilog hardware description language, managing a buffering of incoming DіsрlаyPort videostream interface frames. Hardware part of the device was developed as well as a verification environment, later utilized for the performance and efficiency evaluation of the said module.
| Место доступа | Группа пользователей | Действие |
|---|---|---|
| Локальная сеть ИБК СПбПУ | Все |
|
| Интернет | Авторизованные пользователи СПбПУ |
|
| Интернет | Анонимные пользователи |
|
Количество обращений: 0
За последние 30 дней: 0
