Детальная информация
Название | Контроллер Flash-памяти с JTAG интерфейсом: выпускная квалификационная работа бакалавра: направление 11.03.04 «Электроника и наноэлектроника» ; образовательная программа 11.03.04_03 «Интегральная электроника и наноэлектроника» |
---|---|
Авторы | Бачериков Кирилл Дмитриевич |
Научный руководитель | Енученко Михаил Сергеевич |
Организация | Санкт-Петербургский политехнический университет Петра Великого. Институт электроники и телекоммуникаций |
Выходные сведения | Санкт-Петербург, 2025 |
Коллекция | Выпускные квалификационные работы ; Общая коллекция |
Тематика | флэш-память ; вычитающий счётчик ; конечный автомат ; ОЗУ ; кодер ; декодер ; flash memory ; subtractive counter ; finite state machine ; RAM ; encoder ; decoder |
Тип документа | Выпускная квалификационная работа бакалавра |
Тип файла | |
Язык | Русский |
Уровень высшего образования | Бакалавриат |
Код специальности ФГОС | 11.03.04 |
Группа специальностей ФГОС | 110000 - Электроника, радиотехника и системы связи |
DOI | 10.18720/SPBPU/3/2025/vr/vr25-4577 |
Права доступа | Доступ по паролю из сети Интернет (чтение, печать) |
Дополнительно | Новинка |
Ключ записи | ru\spstu\vkr\38123 |
Дата создания записи | 23.09.2025 |
Разрешенные действия
–
Действие 'Прочитать' будет доступно, если вы выполните вход в систему или будете работать с сайтом на компьютере в другой сети
Группа | Анонимные пользователи |
---|---|
Сеть | Интернет |
Работа посвящена исследованию интерфейса JTAG и разработке контроллера для управления флэш-памятью производства HHGrace. Цель работы – разработка контроллера флэш-памяти с JTAG интерфейсом. Для достижения поставленной цели решены следующие задачи: 1. Обзор технологий Flash-памяти и JTAG интерфейса. Обоснование необходимости разработки и требований к контроллеру Flash-памяти; 2. Разработка структурной схемы контроллера; 3. Разработка HDL-описания модулей, входящих в состав контроллера Flash-памяти, и контроллера в целом; 4. Разработка тестов, подтверждающих работоспособность отдельных модулей и контроллера в целом; 5. Тестирование контроллера Flash-памяти и анализ полученных результатов. В результате исследования разработан контроллер флэш-памяти и внешний программатор, которые позволяют управлять флэш-памятью, а именно: стирать сектор, стирать весь чип, устанавливать адрес, считывать и записывать данные. Проведено моделирование контроллера. В ходе работы использовалось следующее программное обеспечение: IAR EW MSP430, SRecord, QuestaSim 10.7c.
Object of study is JTAG interface and controller for flash memory management manufactured by HHGrace. The aim is to develop a flash memory controller with JTAG interface. The following tasks were solved: 1. Overview of Flash-memory technologies and JTAG interface. Justification of necessity of development and requirements for Flash-memory controller; 2. Development of the structural diagram of the controller; 3. Development of HDL descriptions of the modules that make up the Flash memory controller and the controller as a whole; 4. Development of tests confirming the operability of individual modules and the controller as a whole; 5. Flash-memory controller testing and analysis of the obtained results. As a result of the research, a flash memory controller and an external programmer have been developed to control the flash memory, namely: erase the sector, erase the whole chip, set the address, read and write data. Modeling of the controller has been carried out. The following software was used during the work: IAR EW MSP430, SRecord, QuestaSim 10.7c.
Место доступа | Группа пользователей | Действие |
---|---|---|
Локальная сеть ИБК СПбПУ | Все |
|
Интернет | Авторизованные пользователи СПбПУ |
|
Интернет | Анонимные пользователи |
|
Количество обращений: 0
За последние 30 дней: 0