Детальная информация

Цель работы – сравнительный анализ аппаратных архитектур деревьев сумматоров беззнаковых чисел применительно к задаче многооперандного суммирования логарифмических отношений правдоподобия (LLR) в алгоритмах быстрого декодирования полярных кодов на ПЛИС Xilinx Kintex UltraScale. Решаемые задачи: анализ алгоритмов быстрого декодирования полярных кодов и выделение узлов, в которых многооперандное суммирование является определяющей операцией; систематизация архитектур двухоперандных сумматоров и описание принципов построения деревьев на их основе; разработка архитектур бинарных деревьев сумматоров и деревьев сжатия; реализация на языке описания аппаратуры и синтез на ПЛИС; сравнительный анализ архитектур по критическому пути, задержке и используемым ресурсам. Реализованы и исследованы параметризованные архитектуры деревьев сумматоров двух классов: бинарные деревья на основе сумматоров RippleCarry, Carry-Lookahead, Carry-Skip, Carry-Select, Kogge-Stone, Brent-Kung и Han-Carlson, а также деревья сжатия на основе Carry-Save Adder с итоговым Ripple-Carry сумматором. Все архитектуры реализованы на языке SystemVerilog, синтезированы и размещены в среде Xilinx Vivado на ПЛИС Kintex UltraScale при числе операндов N ∈ {4, 8, 16, 32, 64} и разрядности W ∈ {5, 7}. Установлено, что при отсутствии межслойных регистров наибольшую максимальную тактовую частоту обеспечивают архитектуры Ripple-Carry и Carry-Save, эффективно использующие специализированные цепи переноса CARRY8. При введении регистров между слоями архитектура дерева сжатия на основе Carry-Save Adder демонстрирует наибольшие значения Fmax и наименьшую задержку среди всех исследованных решений. Для практической задачи реализации суммирующего блока декодера полярных кодов рекомендована архитектура дерева сжатия Carry-Save Adder как обеспечивающая требуемую тактовую частоту при меньшем числе слоёв регистров. В процессе работы использовались: среда разработки Xilinx Vivado – для синтеза, разводки и анализа результатов реализации архитектур на ПЛИС; язык описания аппаратуры SystemVerilog – для параметризованной реализации всех архитектур; графический редактор Microsoft Visio – для разработки структурных схем и иллюстраций архитектур сумматоров.

The aim of the work is a comparative analysis of hardware architectures of unsigned-number adder trees for multi-operand addition of log-likelihood ratios (LLR) in fast polar code decoding algorithms on Xilinx Kintex UltraScale FPGAs. The following tasks were solved: analysis of fast polar code decoding algorithms and identification of nodes in which multi-operand addition is the critical operation; systematization of two-operand adder architectures and description of tree construction principles; development of binary adder tree and compressor tree architectures; HDL implementation and FPGA synthesis; comparative analysis by critical path, latency and resource utilization. Parameterized adder tree architectures of two classes were implemented and studied: binary trees based on Ripple-Carry, Carry-Lookahead, Carry-Skip, Carry-Select, Kogge-Stone, Brent-Kung, and HanCarlson adders, as well as compressor trees based on a Carry-Save Adder with a final Ripple-Carry adder. All architectures were implemented in SystemVerilog, synthesized, and placed in Xilinx Vivado on a Kintex UltraScale FPGA (xcku040- ffva1156-2-e) with N ∈ {4, 8, 16, 32, 64} operands and word widths W ∈ {5, 7}. Without inter-layer registers, Ripple-Carry and Carry-Save architectures achieve the highest Fmax by efficiently utilizing dedicated CARRY8 carry chains. When registers are inserted between layers, the Carry-Save Adder compressor tree demonstrates the highest Fmax and lowest latency among all investigated solutions. For the practical implementation of the summation block in a polar code decoder, the Carry-Save 7 Adder compressor tree is recommended as it achieves the required clock frequency with fewer register layers and lower processing latency. Tools used: Xilinx Vivado for synthesis, place-and-route, and analysis; SystemVerilog for parameterized implementation of all architectures; Microsoft Visio for developing structural diagrams and architecture illustrations.