Детальная информация
| Название | Сравнительный анализ ПЛИС фирмы GoWIN и фирмы Intel по заданным параметрам: выпускная квалификационная работа бакалавра: направление 09.03.01 «Информатика и вычислительная техника» ; образовательная программа 09.03.01_01 «Разработка компьютерных систем» = Comparative analysis of FPGAs from GoWIN and Intel by specified parameters |
|---|---|
| Авторы | Усачев Александр Джеймсович |
| Научный руководитель | Лупин Анатолий Викторович |
| Организация | Санкт-Петербургский политехнический университет Петра Великого. Институт компьютерных наук и кибербезопасности |
| Выходные сведения | Санкт-Петербург, 2026 |
| Коллекция | Выпускные квалификационные работы ; Общая коллекция |
| Тематика | ПЛИС ; САПР ; сравнительный анализ ; КИХ-фильтр ; RAM ; умножитель ; FIFO ; BSRAM ; DSP-блок ; Gowin EDA ; Quartus Prime ; FPGA ; CAD ; comparative analysis ; FIR-filter ; multiplier |
| Тип документа | Выпускная квалификационная работа бакалавра |
| Язык | Русский |
| Уровень высшего образования | Бакалавриат |
| Код специальности ФГОС | 09.03.01 |
| Группа специальностей ФГОС | 090000 - Информатика и вычислительная техника |
| DOI | 10.18720/SPBPU/3/2026/vr/vr26-3467 |
| Права доступа | Доступ по паролю из сети Интернет (чтение, печать) |
| Дополнительно | Новинка |
| Ключ записи | ru\spstu\vkr\42660 |
| Дата создания записи | 21.08.2026 |
Разрешенные действия
–
Действие 'Прочитать' будет доступно, если вы выполните вход в систему или будете работать с сайтом на компьютере в другой сети
| Группа | Анонимные пользователи |
|---|---|
| Сеть | Интернет |
Целью работы является получение практических данных для оценки возможности перехода с ПЛИС Intel на ПЛИС GoWIN. В ходе работы были проанализированы архитектурные и технические характеристики семейств LittleBee и Arora V (GoWIN), Cyclone IV E и Cyclone V E (Intel). На языке SystemVerilog реализованы тестовые модули - КИХ-фильтр второго порядка на DSP-блоках, однопортовая память объёма от 256 до 16К и разрядности от 8 до 32 бит, умножители от 8×8 до 48×32, счётчик количества слов в буфере FIFO. Разработанные модули были проверены в средах GOWIN EDA и Intel Quartus Prime. Проведено сравнение по занятию ресурсов логических элементов, блоков памяти, DSP-блоков, максимальной частоте и времени синтеза. Даны рекомендации по возможной замене ПЛИС компании Intel семейства Cyclone V на ПЛИС компании GOWIN семейства Arora V. Результаты работы могут быть использованы инженерами и проектными организациями при использовании аналогов ПЛИС.
The aim of the work is to obtain practical data for assessing the feasibility of migrating from Intel FPGAs to GoWIN FPGAs. During the work, the architectural and technical characteristics of the LittleBee and Arora V (GoWIN) families and the Cyclone IV E and Cyclone V E (Intel) families were analyzed. Test modules were implemented in SystemVerilog: a second-order FIR filter using DSP blocks, a single-port memory with a capacity from 256 to 16K and a bit width from 8 to 32 bits, multipliers from 8×8 to 48×32, and a word counter for the FIFO buffer. The developed modules were verified in GOWIN EDA and Intel Quartus Prime. A comparison was made in terms of logic element utilization, memory blocks, DSP blocks, maximum frequency, and synthesis time. Recommendations are given for the possible replacement of Intel Cyclone V FPGAs with GOWIN Arora V FPGAs. The results can be used by engineers and design organizations when using FPGA alternatives.
| Место доступа | Группа пользователей | Действие |
|---|---|---|
| Локальная сеть ИБК СПбПУ | Все |
|
| Интернет | Авторизованные пользователи СПбПУ |
|
| Интернет | Анонимные пользователи |
|
- Определения, обозначения и сокращения
- ВВЕДЕНИЕ
- 1. Анализ характеристик ПЛИС компании GoWIN
- 2. Выбор семейств ПЛИС фирмы GOWIN для исследования и подбор аналога ПЛИС ФИРМЫ Intel
- 3. Изучение среды проектирования GoWIN EDA
- 4. Сравнение среды проектирования GoWIN EDA со СРЕДОЙ Intel Quartus Prime
- 4.1. Сравнение характеристик
- 4.2. Перенос проекта, разработанного в САПР Quartus Prime, в среду GOWIN EDA
- 5. Разработка тестовых модулей на языке Verilog/SystemVerilog
- 5.1. КИХ-Фильтр 2 порядка на DSP блоках GOWIN EDA
- 5.2. Модули RAM
- 5.3. Умножители
- 5.4. Счетчик количества слов в буфере FIFO
- 6. Анализ временных и ресурсных характеристик разработанных модулей
- 6.1. Анализ характеристик КИХ-фильтра 2 порядка
- 6.2. Анализ характеристик модулей RAM
- 6.3. Анализ характеристик модулей MULT
- 6.4. Анализ характеристик модуля подсчета количества слов в буфере FIFO
- 7. сравнительный анализ характеристик плис И ФОРМИРОВАНИЕ РЕКОМЕНДАЦИЙ
- 7.1. Сравнение ПЛИС Arora V с Intel Cyclone V 5CEBA2
- 7.2. Сравнение ПЛИС Arora V с Intel Cyclone V 5CEBA9
- 7.3. Сравнение ПЛИС Arora V с Intel Cyclone V 5CGXC3
- 7.4. Сравнение ПЛИС Arora V с Intel Cyclone V 5CGTD5
- 7.5. Сравнение ПЛИС Arora V с Intel Cyclone V 5CSEA2
- Заключение
- Список использованных источников
- Приложение 1. Установка GOWIN EDA
- Приложение 2. код модулей