?

Details
Table Card RUSMARC
Title: Основы временного анализа при проектировании в Quartus Prime: учебно-методические материалы
Creators: Антонов Александр Петрович; Кошелев Сергей Иванович; Федотов Александр Александрович; Филиппов Алексей Семенович
Organization: Санкт-Петербургский политехнический университет Петра Великого. Высшая школа интеллектуальных систем и суперкомпьютерных технологий
Imprint: Санкт-Петербург, 2021
Collection: Учебная и учебно-методическая литература; Общая коллекция
Subjects: Вычислительные машины электронные персональные — Процессоры; Вычислительные машины электронные — Программирование - Автоматизация; Технические системы — Проектирование; Логические схемы; Преобразователи аналого-цифровые
UDC: 004.31(075.8); 004.4'24(075.8); 004.032.26(075.8)
Document type: Tutorial
File type: PDF
Language: Russian
Speciality code (FGOS): 09.03.01
Speciality group (FGOS): 090000 - Информатика и вычислительная техника
DOI: 10.18720/SPBPU/5/tr21-155
Rights: Свободный доступ из сети Интернет (чтение)
Record key: RU\SPSTU\edoc\67009

Allowed Actions: Read

Group: Anonymous

Network: Internet

Annotation

Учебное пособие предназначено для бакалавров, специализирующихся по направлению 09.03.01 (230100) «Информатика и вычислительная техника» в рамках бакалаврских программ: 09.03.01_01 «Разработка компьютерных систем» и 09.03.01_02 «Технологии разработки программного обеспечения», изучающих курс «Схемотехника операционных устройств» в Высшей школе интеллектуальных систем и суперкомпьютерных технологий (ВШИСиСТ) ИКНТ. В пособии приводятся методические указания по выполнению пяти лабораторных работ второго семестра обучения, предназначенных для самостоятельного выполнения на персональном компьютере в САПР Quartus Prime на примере микросхем программируемой логики фирмы Intel (Altera): 1. Задание и анализ задержек внутренних цепей передачи данных. 2. Задание временных требований и анализ задержек комбинаторных цепей вход - выход FPGA. 3. Анализ регистровых передач. Задание тактовой частоты и времени записи триггера. 4. Организация обмена с внешними синхронными устройствами. Задание требований к внешним регистровым передачам. 5. Анализ сбоев триггеров, вызванных метастабильностью. Рекомендовано к изданию Высшей школой интеллектуальных систем и суперкомпьютерных технологий (ВШИСиСТ) Института компьютерных наук и технологий (ИКНТ).

Document access rights

Network User group Action
ILC SPbPU Local Network All Read
-> Internet All Read

Table of Contents

  • Содержание
  • 1. Задание и анализ задержек внутренних цепей передачи данных
  • 2. Задание временных требований и анализ задержек комбинаторных цепейвход - выход FPGA
  • 3. Анализ регистровых передач. Задание тактовой частоты и временизаписи триггера (Tco)
  • 4. Организация обмена с внешними синхронными устройствамиЗадание требований к внешним регистровым передачам
  • 5. Анализ сбоев триггеров, вызванных метастабильностью
  • Литература

Usage statistics

stat Access count: 117
Last 30 days: 2
Detailed usage statistics