Детальная информация
| Название | Динамическое согласование элементов в ЦАП с архитектурой Фибоначчи: выпускная квалификационная работа магистра: 11.04.02 - Инфокоммуникационные технологии и системы связи ; 11.04.02_05 - Микроэлектроника инфокоммуникационных систем (международная образовательная программа) |
|---|---|
| Авторы | Названов Артем Алексеевич |
| Научный руководитель | Коротков Александр Станиславович |
| Другие авторы | Енученко Михаил Сергеевич |
| Организация | Санкт-Петербургский политехнический университет Петра Великого. Институт физики, нанотехнологий и телекоммуникаций |
| Выходные сведения | Санкт-Петербург, 2019 |
| Коллекция | Выпускные квалификационные работы; Общая коллекция |
| Тип документа | Выпускная квалификационная работа магистра |
| Тип файла | Другой |
| Язык | Русский |
| Уровень высшего образования | Магистратура |
| Код специальности ФГОС | 11.04.02 |
| Группа специальностей ФГОС | 110000 - Электроника, радиотехника и системы связи |
| Права доступа | Текст не доступен в соответствии с распоряжением СПбПУ от 13.07.2016 № 91 |
| Ключ записи | ru\spstu\vkr\1994 |
| Дата создания записи | 18.09.2019 |
Объектом исследования настоящей работы является цифро-аналоговый преобразователь с архитектурой Фибоначчи. В работе представлены результаты по разработке алгоритма динамического согласования элементов. Приведена классификация параллельных ЦАП и сравнение архитектур. Детальное исследование архитектуры Фибоначчи в литературе отсутствует, в частности не решены вопросы выбора числа взвешивающих элементов и разработки дешифратора. В ходе работы получена формула для определения количества взвешивающих элементов от разрядности ЦАП. Разработан алгоритм формирования описания дешифратора для последующего синтеза в специализированных САПР. Разработан алгоритм ДСЭ, проведено его моделирование и показана эффективность в отношении увеличения SFDR.
An object of this research is a Fibonacci digital-to-analog converter (DAC). The work presents the algorithm for dynamic element matching in Fibonacci DAC. A classification of parallel DACs and a comparison of architectures is given. There is no detailed study of the Fibonacci architecture in the literature and, in particular, the issues concern a number of weighting elements and decoder design. The formula for the number of weighing elements from the DACs resolution was obtained. An algorithm for decoder description is introduced. Such a description allows synthesizing a Fibonacci decoder in special EDA. The DEM algorithm has been proposed, the modeling shows efficiency of SFDR increase.
