Детальная информация
| Название | Методы структурного распознавания подсхем проходной транзисторной логики в КМОП-схемах = Methods of structural recognition of subcircuits of pass transistor logic in CMOS circuits // Известия высших учебных заведений. Электроника. – 2025. – Т. 30, № 1. — С. 51-63 |
|---|---|
| Авторы | Черемисинов Д. И. ; Черемисинова Л. Д. |
| Выходные сведения | 2025 |
| Коллекция | Общая коллекция |
| Тематика | Математика ; Математическая кибернетика ; КМОП-схемы ; транзисторная логика ; проходная транзисторная логика ; подсхемы транзисторной логики ; распознавание подсхем ; методы структурного распознавания ; экстракция подсхем ; CMOS circuits ; transistor logic ; pass-through transistor logic ; subcircuits of transistor logic ; subcircuit recognition ; structural recognition methods ; subcircuit extraction |
| УДК | 519.7 |
| ББК | 22.18 |
| Тип документа | Статья, доклад |
| Язык | Русский |
| DOI | 10.24151/1561-5405-2025-30-1-51-63 |
| Права доступа | Доступ по паролю из сети Интернет (чтение) |
| Ключ записи | RU\SPSTU\edoc\76909 |
| Дата создания записи | 24.09.2025 |
Проверка электрических схем путем их моделирования с помощью симуляторов на уровне транзисторов типа SPICE не позволяет справиться с анализом современных СБИС. Снизить трудоемкость тестирования электрических схем можно за счет замены схемотехнического моделирования СБИС (или части СБИС) на менее затратное логическое моделирование. В работе рассмотрена проблема экстракции высокоуровневой структуры на уровне логических элементов из схемы на транзисторном уровне. Установлено, что получение такого представления существенно уменьшает время выполнения верификации топологии СБИС на стадии ее проектирования и служит основой для перепроектирования ИС и обратного инжиниринга для обнаружения несанкционированных вложений. Задача состоит в декомпиляции плоского описания КМОП-схемы с целью построения иерархического структурного описания, компонентами которого являются логические вентили и их подсхемы. Описания исходной плоской и полученной иерархической КМОП-схем представлены в формате SPICE. Предложены методы экстракции подсхем проходной транзисторной логики, представляющих собой передаточные элементы и построенные на их основе схемы. Показано, что логика на проходных транзисторах в ряде случаев позволяет проще выполнить схемы сложных элементов, таких как мультиплексоры, вентили Исключающее ИЛИ, по сравнению со статической КМОП-логикой. Предложенные методы структурного распознавания передаточных вентилей и схем на их основе реализованы на языке C++ как часть программы декомпиляции плоского описания транзисторной схемы в формате SPICE. Программа протестирована на практических схемах транзисторного уровня. Результатом работы программы декомпиляции является иерархическое SPICE-описание, в которое включены модели всех идентифицированных логических элементов.
The circuits’ check by their simulation with transistor level simulators of SPICE type doesn’t allow handling the analysis of modern VLSI. It is possible to decrease the labor intensity of circuit testing by replacing the general-purpose simulation of VLSI (or part of VLSI) with less demanding logic simulation. In this work, the problem of extracting high-level structure at the level of logical elements from a transistor level circuit is considered. It has been established that obtaining such a representation significantly reduces the execution time of VLSI topology verification at the design stage and serves as the basis for IC redesign and reverse engineering to detect unauthorized attachments. The task is to decompile a flat netlist of a CMOS circuit in order to construct a hierarchical structural netlist, the components of which are logic gates and their subcircuits. Descriptions of the original flat and resulting hierarchical CMOS circuits are presented in SPICE format. Methods are proposed for extracting subcircuits of pass transistor logic, representing transmission gates and circuits built on their basis. It was demonstrated that in some cases, pass transistor logic allows complex elements such as multiplexers and XOR gates to be implemented with simpler transistor circuits than traditional static CMOS logic provides. The proposed methods for structural recognition of transmission gates and circuits based on them are implemented in C++ as a part of a program for decompiling a flat transistor netlists in SPICE format. The program has been tested on practical transistor level circuits. The result of the decompilation program running is a hierarchical SPICE description, which includes models of all identified logical elements.
Количество обращений: 26
За последние 30 дней: 10
