Для реализации функции контроля возникающих в устройствах неисправностей используются схемы встроенного контроля. Перспективным методом синтеза схемы встроенного контроля для устройств автоматики и вычислительной техники является логическое дополнение. Одно из основных направлений логического дополнения - контроль вычислений по кодовым методам, которые подразумевают применение при синтезе схемы встроенного контроля блочного равномерного кода. В работе описаны особенности обнаружения ошибок модульными кодами с суммированием в кодовых словах по кратностям и видам ошибок (монотонные, симметричные и асимметричные). Показано, что с увеличением значения длины информационного вектора и модуля увеличивается доля числа необнаруживаемых ошибок, возникающих одновременно в информационных и контрольных векторах, от числа необнаруживаемых ошибок, возникающих только в информационных векторах. Для кодов с суммированием со значениями модулей M больше/равно 4 эта величина превышает 3. Указанную особенность модульных кодов с суммированием предложено учитывать при синтезе схем встроенного контроля устройств автоматики и вычислительной техники по методу логического дополнения. Для этого выходы объекта диагностирования, формирующие значения информационного вектора, и выходы объекта диагностирования, формирующие значения контрольных разрядов информационного вектора, схемотехнически разделяют. Сформулировано решающее правило, позволяющее это делать для комбинационных устройств. Результаты экспериментов с контрольными комбинационными схемами свидетельствуют об эффективности применения модульных кодов с суммированием при организации схем встроенного контроля по методу логического дополнения.

Checker circuits are used for implementation of the device fault verification function. Boolean complement method is prospective for checker circuit synthesis for automation and computing devices. One of this method’s basic directions is computing control by code methods that imply fixed-length block code use at checker circuit synthesis. In this work, the error detection features by modular sum codes in codewords by multiplicities and error types (unidirectional, symmetrical and asymmetrical) are described. It is shown that an increase in the data vector length and the module increases the proportion of undetectable errors arising simultaneously in both data and check vectors, out of undetectable errors arising only in data vectors. For sum codes with modules M greater than/equal to 4, this value exceeds 3. It has been suggested to consider the specified feature of modular sum codes in concurrent error-detection circuit synthesis in automation and computing devices using the Boolean complement method. For this purpose, it is necessary to separate in circuit the diagnostic object outputs, which form the data vector, and the diagnostic object outputs, including the check bits of the data vector. A decision rule has been formulated that allows this to be done for combinational devices. The experiment results with the concurrent error-detection circuit show the effectiveness of modular sum codes for concurrent error-detection circuit organizing using the Boolean complement method.

Известия высших учебных заведений. Электроника = Proceedings of universities. Electronics: научно-технический журнал. — Москва: МИЭТ, 2022 -. — Электрон. журнал. — Периодичность: 6 раз в год. — Размещен на платформе "eLIBRARY.RU", ООО НЭБ: https://elibrary.ru/. — Доступ по паролю из сети Интернет (чтение). — <URL:https://www.elibrary.ru/title_about_new.asp?id=7821>.

Известия высших учебных заведений. Электроника = Proceedings of universities. Electronics: научно-технический журнал. — Москва: МИЭТ, 2022 -. Т. 27, № 2, 2022. — (13 ст.). — Доступ по паролю из сети Интернет (чтение). — <URL:https://www.elibrary.ru/contents.asp?id=48315867>.