Details

Title Причины возникновения LER-эффекта и методы его минимизации при изготовлении ИС = Causes of LER effect occurrence and methods for its minimization in IC manufacturing // Известия высших учебных заведений. Электроника. – 2025. – Т. 30, № 5. — С. 597-606
Creators Кульпинов М. С. ; Путря М. Г. ; Голишников А. А. ; Балашов А. Г.
Imprint 2025
Collection Общая коллекция
Subjects Радиоэлектроника ; Электроника в целом ; интегральные схемы ; LER-эффект ; минимизация LER-эффекта ; фоторезистивная маска ; фотонные интегральные схемы ; наноэлектроника ; фотолитографические процессы ; integrated circuits ; LER effect ; minimizing LER effect ; photoresistive mask ; photonic integrated circuits ; nanoelectronics ; photolithographic processes
UDC 621.38
LBC 32.85
Document type Article, report
Language Russian
DOI 10.24151/1561-5405-2025-30-5-597-606
Rights Доступ по паролю из сети Интернет (чтение)
Record key RU\SPSTU\edoc\77519
Record create date 11/25/2025

Allowed Actions

View

С развитием наноэлектроники требования, предъявляемые к точности формирования топологических структур в производстве ИС, становятся все более жесткими. Особое значение при этом приобретают фотолитографические процессы, от которых зависят линейные размеры и форма элементов ИС. Одним из существенных факторов, ограничивающих достижение высокой требуемой прецизионности, является эффект неровности края линий (Line Edge Roughness, LER), проявляющийся в виде случайных отклонений границ элементов фоторезистивной маски от идеальной формы. В работе проведен анализ основных причин возникновения LER-эффекта и результатов использования методов сканирующей электронной микроскопии и численного моделирования для количественной оценки значений параметров неровностей контуров элементов фоторезистивной маски на различных этапах литографического процесса. Показано, что минимальные отклонения в пределах 1-2 нм могут приводить к значительному ухудшению электрических характеристик наноразмерных транзисторов, особенно при технологических нормах ниже 28 нм. Проведен анализ возможных технологических приемов, минимизирующих LER-эффект. Показано, что анализ причин возникновения и разработка технологии минимизации LER-эффекта является ключевым направлением для обеспечения стабильности и производительности современных наноэлектронных устройств, а его комплексное изучение способствует дальнейшему развитию микроэлектроники.

With the development of nanoelectronics, the requirements specified for precision in forming topological structures during IC manufacturing are becoming increasingly stringent. Particular importance is placed on photolithographic processes that determine the linear dimensions and shape of IC elements. However, one of the key factors limiting the achievement of the required high precision is the Line Edge Roughness (LER) effect, which manifests as random deviations of the boundaries of photoresist mask elements from an ideal shape. In this work, an analysis of the main causes of LER effect and of the results obtained using scanning electron microscopy and numerical simulation for quantitative evaluation of roughness parameters in the contours of photoresist mask elements at various stages of the lithographic process is performed. It was shown that even minimal deviations within 1-2 nm can significantly degrade the electrical characteristics of nanoscale transistors, especially at technology nodes below 28 nm. The analysis of potential technological techniques minimizing the manifestation of LER effect was performed. It has been demonstrated that identifying the causes of LER and developing the technologies to minimize its effects are crucial directions for ensuring the stability and performance of modern nanoelectronic devices, and a comprehensive approach to LER effect studying contributes to further advancements in the field of microelectronics.

Access count: 48 
Last 30 days: 12

Detailed usage statistics