Процесс проектирования ИС включает в себя итерационные этапы оптимизации схем, а так как время выхода на рынок имеет решающее значение для отрасли, разработка эффективных методов оценки параметров ИС на ранних стадиях процесса проектирования - важная задача. В работе предложено использование алгоритмов машинного обучения для прогнозирования мощности утечки на этапе планировки физического проектирования для конкретной архитектуры. Эффективность предложенного метода продемонстрирована для блока, содержащего 64-разрядный арифметико-логический блок (ALU), связанный с регистрами общего назначения (GPRS). Данный блок разработан для 486 различных конфигураций и сценариев. В результате применения машинного обучения получен прогноз мощности утечки с разумной точностью для различных групп стандартных ячеек в блоках, предназначенных для различных сценариев. В предлагаемом методе не используются технологически зависимые данные, что делает его универсальным для любых технологических узлов, применяемых для проектирования различных блоков. Недостатком метода является необходимость прохождения полного потока проектирования для выбранной схемы с выбранным диапазоном параметров для сбора необходимых обучающих данных, что требует дополнительных ресурсов.

The IC design process includes iterative stages for circuit optimization, and since time-to-market is critical for the industry, it is very important to develop effective methods to evaluate the parameters of the IC at the early stages of the design process. In this work, the use of machine learning algorithms to predict the leakage power at the floorplan stage of the physical design for a specific architecture is proposed. The effectiveness of the proposed method was demonstrated for a block containing a 64-bit Arithmetic Logic Unit (ALU) coupled with General-Purpose Registers (GPRs). This block has been designed for 486 different configurations and scenarios. As a result of the application of machine learning, a prediction of the leakage power with reasonable accuracy is obtained for various groups of standard cells in blocks designed for various scenarios. The proposed method uses no technology-dependent data and therefore is universal for any technological nodes used for designing different blocks. The disadvantage of the method is the need to go through the full design flow for the selected circuit with the selected range of parameters for collecting necessary training data, which requires additional resources.

Известия высших учебных заведений. Электроника = Proceedings of universities. Electronics: научно-технический журнал. — Москва: МИЭТ, 2022 -. — Электрон. журнал. — Периодичность: 6 раз в год. — Размещен на платформе "eLIBRARY.RU", ООО НЭБ: https://elibrary.ru/. — Доступ по паролю из сети Интернет (чтение). — <URL:https://www.elibrary.ru/title_about_new.asp?id=7821>.

Известия высших учебных заведений. Электроника = Proceedings of universities. Electronics: научно-технический журнал. — Москва: МИЭТ, 2022 -. Т. 27, № 6, 2022. — (11 ст.). — Доступ по паролю из сети Интернет (чтение). — <URL:https://elibrary.ru/contents.asp?id=49993421>.