Details

Title: Разработка цифровых интегральных схем с помощью языка описания аппаратуры Verilog: методическое пособие
Creators: Пятак Иван Михайлович; Пилипко Михаил Михайлович; Енученко Михаил Сергеевич
Organization: Санкт-Петербургский политехнический университет Петра Великого
Imprint: Санкт-Петербург: ПОЛИТЕХ-ПРЕСС, 2019
Collection: Учебная и учебно-методическая литература; Общая коллекция
Subjects: Логические элементы интегральные; Телекоммуникации; Программирования языки
UDC: 004.312:621.3.049.77; 004.438
Document type: Tutorial
File type: PDF
Language: English
DOI: 10.18720/SPBPU/2/i19-19
Rights: Доступ по паролю из сети Интернет (чтение, печать)
Record key: RU\SPSTU\edoc\60368

Allowed Actions:

Action 'Read' will be available if you login or access site from another network

Group: Anonymous

Network: Internet

Annotation

Программируемые логические интегральные схемы (ПЛИС) широко используются в современных телекоммуникационных системах в связи с их сравнительно низкой стоимостью и высоким быстродействием. Для реализации цифровых устройств на основе ПЛИС, а также цифровых заказных интегральных схем применяются языки описания аппаратного уровня, например Verilog HDL и VHDL. Настоящее пособие ставит перед собой целью ознакомить учащихся с базовыми принципами проектирования цифровых устройств на основе ПЛИС, основными синтаксическими конструкциями языка Verilog и их использованием при описании алгоритмов работы цифровых устройств, а также основными этапами производства цифровых интегральных схем. Пособие предназначено для практических занятий студентов ИФНиТ СПбПУ по курсу «Программируемые логические интегральные схемы (ПЛИС)», входящему в состав международной магистерской программы «Микроэлектроника инфокоммуникационных систем (Microelectronics of Telecommunications Systems)».

Document access rights

Network User group Action
ILC SPbPU Local Network All Read Print
Internet Authorized users SPbPU Read Print
-> Internet Anonymous

Table of Contents

  • титулы ринц
  • Пятак_Пилипко_Енученко Digital Design with Verilog HDL - tutorial_FINAL_PRINT_NUMERATION(1)
  • оборот ринц

Usage statistics

stat Access count: 182
Last 30 days: 4
Detailed usage statistics