Тема выпускной квалификационной работы: "Исследование эффективности средств высокоуровневого синтеза для аппаратной реализации алгоритмов сортировки". Данная работа посвящена исследованию эффективности аппаратной реализации алгоритмов сортировки, созданных с использованием инструментов высокоуровневого синтеза, пакета Vivado HLS и FPGA, целью которого являются: оценка эффективности применения инструментов высокоуровневого синтеза для аппаратного ускорения алгоритмов сортировки, а также поиск алгоритмов сортировки, для которых пакет Vivado HLS позволяет создать аппаратную реализацию, имеющую большее, по сравнению с программной реализацией, быстродействие. В ходе исследования было проведено имитационное моделирование и сравнительный анализ широкого спектра алгоритмов сортировки, реализованных на универсальном процессоре и на FPGA Xilinx. Полученные в ходе работы результаты исследований показали, что аппаратные реализации алгоритмов сортировки, синтезированные с помощью пакета Xininx HLS, не всегда обеспечивают более высокую производительность по сравнению с реализациями тех же алгоритмов на универсальном процессоре, и зависят от внутренних свойств алгоритма, таких как возможности их распараллеливания и конвейеризации.

The subject of the graduate qualification work is "Research of the effectiveness of high-level synthesis tools for the hardware implementation of sorting algorithms." This work is devoted to the research of the efficiency of hardware implementation of sorting algorithms created using high-level synthesis tools, the Vivado HLS package and FPGA. The purpose of the research is to evaluate effectiveness of the use of high-level synthesis tools for hardware acceleration of sorting algorithms, as well as the search for sorting algorithms for which the Vivado HLS package allows you to create a hardware implementation that has greater speed compared to the software implementation There are simulation modeling and comparative analysis of a wide range of sorting algorithms implemented on a universal processor and on Xilinx FPGA were carried out. The research results showed that the hardware implementations of the sorting algorithms synthesized using the Xininx HLS package do not always provide higher performance than implementations of the same algorithms on a universal processor and depend on the internal properties of the algorithm, such as the possibility of parallelization and pipelining.