Details
| Title | Linearization of the analog-to-digital converter for an FPGA-based direct digital receiver // Научно-технические ведомости Санкт-Петербургского государственного политехнического университета. Сер.: Информатика. Телекоммуникации. Управление: научное издание. – 2017. – Т. 10, № 3 |
|---|---|
| Creators | Krneta Maja ; Piatak Ivan M. |
| Organization | Санкт-Петербургский политехнический университет Петра Великого |
| Imprint | Санкт-Петербург: Изд-во Политехн. ун-та, 2017 |
| Collection | Общая коллекция |
| Subjects | Теория информации. Общая теория связи ; Радиоэлектроника ; приемники прямого усиления ; цифровая калибровка ; digital calibration ; ADC ; digital correction ; FPGA ; programmable logic integrated circuits ; receivers of direct amplification ; analog-to-digital converters ; аналого-цифровые преобразователи ; АЦП ; цифровая коррекция ; ПЛИС ; программируемые логические интегральные схемы |
| UDC | 621.391 |
| LBC | 32.811 |
| Document type | Article, report |
| File type | |
| Language | English |
| DOI | 10.18721/JCSTCS.10304 |
| Rights | Свободный доступ из сети Интернет (чтение, печать, копирование) |
| Record key | RU\SPSTU\edoc\52246 |
| Record create date | 3/27/2018 |
Описана линеаризация конвейерного аналого-цифрового преобразователя для цифровых приемников прямого преобразования. Использованы цифровая калибровка и коррекция с применением таблицы соответствия, позволившие улучшить динамические характеристики АЦП. Разработана модель конвейерного АЦП разрядностью 14 бит в среде MATLAB с использованием результатов компьютерного моделирования. Рассмотрено влияние разброса номиналов конденсаторов и величин коэффициента усиления по постоянному току ОУ каскада АЦП на динамические характеристики. Для дальнейшего проведения эксперимента как система калибровки и коррекции на основе таблицы соответствия, так и модель АЦП реализованы с использованием ПЛИС.
The goal of this work is to provide linearization of the analog-to-digital converter for an FPGA-based Direct Digital Receiver. One of the techniques for implementing that is the LUT-based calibration and correction technique inside the FPGA, which was used for obtaining better characteristics of SNDR, SFDR and INL of the FPGA-based parametrized 14-bit model of pipelined ADC. The experimental part consists of the implementation of the FPGA-based parametrized 14-bit model pipelined ADC using MATLAB/Simulink. Its calibration and LUT-based correction were performed using both MATLAB/Simulink and FPGA. The DDS generator was implemented inside the FPGA. Code was written in Verilog HDL. The values of the dynamic characteristics of the ADC (SNDR and SFDR) were obtained before and after calibration, and compared. The influence of the DC gain and that of the capacitors of the MDAC was taken into account and observed.
| Network | User group | Action |
|---|---|---|
| ILC SPbPU Local Network | All |
|
| Internet | All |
|
Access count: 547
Last 30 days: 18
