Детальная информация

Название: Efficiency analysis of high-level synthesis tools for hardware implementation of sorting algorithms // Computing, Telecommunications and Control. – 2020 Vol. 13, № 1
Авторы: Antonov A. P.; Besedin D. S.; Filippov A. S.
Выходные сведения: 2020
Коллекция: Общая коллекция
Тематика: Вычислительная техника; Перспективные архитектуры; high-level synthesis sorting (computing); hardware sorting algorithms; hardware acceleration; hardware computers; sorting (computing); means of high-level synthesis; высокоуровневый синтез; средства высокоуровневого синтеза; сортировка (вычислительная техника); аппаратные алгоритмы сортировки; аппаратное ускорение; аппаратные вычислители
УДК: 004.27
ББК: 32.973-02
Тип документа: Статья, доклад
Тип файла: PDF
Язык: Английский
DOI: 10.18721/JCSTCS.13103
Права доступа: Свободный доступ из сети Интернет (чтение, печать, копирование)

Разрешенные действия: Прочитать Загрузить (0,8 Мб)

Группа: Анонимные пользователи

Сеть: Интернет

Аннотация

The article is devoted to the research of efficiency of Xilinx’s high-level synthesis tools, the Vivado HLS package version 2019.2, for synthesis of a hardware implementation of sorting algorithms. The relevance of creating hardware implementation of sorting algorithms is determined by modern approaches to building high-performance heterogeneous computing systems and modern criteria for the efficiency of such systems – the ratio of performance to power consumption and the ratio of real performance to peak performance. The authors carried out a comparative analysis of the implementation of the selected sorting algorithms on a universal processor and on the basis of the VLSI Xilinx submarine research. The article discusses approaches to optimize the description of algorithms and control the Vivado HLS package to achieve optimal performance of the resulting hardware solutions. The article shows that the main performance gain is provided by parallelizing of the source arrays processing, which is achieved both by the settings of the design tool, the Vivado HLS package, the selected description style, as well as the features of the sorting algorithm selected for hardware implementation.

Статья посвящена исследованию эффективности средств высокоуровневого синтеза компании Xilinx, пакета Vivado HLS версии 2019.2, для создания аппаратной реализации алгоритмов сортировки. Актуальность создания аппаратной реализации алгоритмов сортировки определяется современными подходами к построению высокопроизводительных гетерогенных вычислительных систем и современными критериями эффективности таких систем: отношению производительности к энергопотреблению и отношению реальной производительности к пиковой производительности. Проведен сравнительный анализ реализации выбранных алгоритмов сортировки на универсальном процессоре и на базе СБИС ПЛ компании Xilinx. Рассмотрены подходы и способы оптимизации описания алгоритмов и управления пакетом Vivado HLS для достижения оптимальных показателей эффективности полученных аппаратных решений. Показано, что основной выигрыш в производительности дает возможность частичного распараллеливания процесса обработки исходных массивов, что достигается как настройками средства проектирования – пакета Vivado HLS, выбранным стилем описания, так и особенностями алгоритма сортировки, выбранного для аппаратной реализации.

Права на использование объекта хранения

Место доступа Группа пользователей Действие
Локальная сеть ИБК СПбПУ Все Прочитать Печать Загрузить
-> Интернет Все Прочитать Печать Загрузить

Статистика использования

stat Количество обращений: 63
За последние 30 дней: 4
Подробная статистика