Details

Title: Исследование методики и инструментальных средств высокоуровневого проектирования СБИС фирмы Xilinx с использованием языков С/С++ и разработка адаптированных учебно-методических материалов: магистерская диссертация: 09.04.01
Creators: Руцевич Роман Игоревич
Scientific adviser: Антонов Александр Петрович
Organization: Санкт-Петербургский политехнический университет Петра Великого. Институт компьютерных наук и технологий
Imprint: Санкт-Петербург, 2016
Collection: Выпускные квалификационные работы; Общая коллекция
Subjects: Электрические сигналы — Обработка цифровая; Микроэлектронные схемы интегральные большие; Си (C); Запоминающие устройства; высокоуровневый синтез; уровень регистровых передач; оперативная память; high-level synthesis; register transfer level; random access memory
UDC: 004.3'144:621.382.049.771.15(043.3); 004.33'144:621.314(043.3)
Document type: Master graduation qualification work
File type: PDF
Language: Russian
Speciality code (FGOS): 09.04.01
Speciality group (FGOS): 090000 - Информатика и вычислительная техника
DOI: 10.18720/SPBPU/2/v17-784
Rights: Доступ по паролю из сети Интернет (чтение, печать, копирование)

Allowed Actions:

Action 'Read' will be available if you login or access site from another network Action 'Download' will be available if you login or access site from another network

Group: Anonymous

Network: Internet

Annotation

Работа посвящена анализу и исследованию методики высокоуровневого проектирования СБИС ПЛ фирмы Xilinx, возможностей и особенностей языков С/С++ в инструментальных средствах фирмы Xilinx. В ходе работы создан и апробирован набор лабораторных работ для знакомства с методикой и инструментарием высокоуровневого синтеза фирмы Xilinx и освоения особенностей его эффективного применения на примере создания типичных блоков цифровой обработки сигналов.

This work is devoted to analysis and research of Xilinx's high-level synthesis methodology, opportunities and particularities of C/C++ languages in Xilinx tools for developing ASIC. During the work, a set of laboratory works for discovering the methods and tools of Xilinx's high-level synthesis methodology was developed. The set is intended to help students in learning this methodology and getting hands-on experience in developing FPGA using high-level synthesis methodology.

Document access rights

Network User group Action
ILC SPbPU Local Network All Read Print Download
Internet Authorized users Read Print Download
-> Internet Anonymous

Usage statistics

stat Access count: 1410
Last 30 days: 0
Detailed usage statistics