Детальная информация
Название | Реализация высокоскоростного демодулятора SEFDM сигналов на основе BCJR-алгоритма в ПЛИС: выпускная квалификационная работа магистра: 11.04.01 - Радиотехника ; 11.04.01_01 - Системы и устройства передачи, приема и обработки сигналов |
---|---|
Авторы | Карлин Дмитрий Андреевич |
Научный руководитель | Рашич Андрей Валерьевич |
Организация | Санкт-Петербургский политехнический университет Петра Великого. Институт физики, нанотехнологий и телекоммуникаций |
Выходные сведения | Санкт-Петербург, 2018 |
Коллекция | Выпускные квалификационные работы ; Общая коллекция |
Тематика | Демодуляция ; Электрические сигналы |
УДК | 621.376 |
Тип документа | Выпускная квалификационная работа магистра |
Тип файла | Другой |
Язык | Русский |
Уровень высшего образования | Магистратура |
Код специальности ФГОС | 11.04.01 |
Группа специальностей ФГОС | 110000 - Электроника, радиотехника и системы связи |
Ссылки | Отзыв руководителя ; Рецензия |
DOI | 10.18720/SPBPU/2/v18-5661 |
Права доступа | Доступ по паролю из сети Интернет (чтение, печать, копирование) |
Ключ записи | RU\SPSTU\edoc\58594 |
Дата создания записи | 01.12.2018 |
Разрешенные действия
–
Действие 'Прочитать' будет доступно, если вы выполните вход в систему или будете работать с сайтом на компьютере в другой сети
Действие 'Загрузить' будет доступно, если вы выполните вход в систему или будете работать с сайтом на компьютере в другой сети
Группа | Анонимные пользователи |
---|---|
Сеть | Интернет |
В работе рассматривается реализация демодулятора SEFDM-сигналов на базе ПЛИС. Данные сигналы интересны своей спектральной эффективностью, что делает их потенциально пригодными для сетей сотовой связи и прочих применений, в которых частотный ресурс сильно ограничен. Основная сложность реализации приёмных устройств данных сигналов заключается в высокой вычислительной сложности алгоритмов приёма, которые позволяют достичь приемлемой помехоустойчивости. Применение MAX-LOG-MAP алгоритма в контексте ПЛИС позволяет произвести позволяет произвести распараллеливание и конвейеризацию вычислений, что даёт прирост производительности (относительно последовательных вычислений) при приемлемой вычислительной сложности. Результаты моделирования HDL описания демодулятора сравниваются с моделью в среде Matlab. Проведенное сравнение показывает, что, несмотря на погрешность вычислений в арифметике с фиксированной точкой, выходные битовые последовательности совпадают, а производительность составляет примерно 20 мбит/сек.
Место доступа | Группа пользователей | Действие |
---|---|---|
Локальная сеть ИБК СПбПУ | Все |
|
Интернет | Авторизованные пользователи СПбПУ |
|
Интернет | Анонимные пользователи |
|
Количество обращений: 171
За последние 30 дней: 0