Details
Title | Реализация высокоскоростного демодулятора SEFDM сигналов на основе BCJR-алгоритма в ПЛИС: выпускная квалификационная работа магистра: 11.04.01 - Радиотехника ; 11.04.01_01 - Системы и устройства передачи, приема и обработки сигналов |
---|---|
Creators | Карлин Дмитрий Андреевич |
Scientific adviser | Рашич Андрей Валерьевич |
Organization | Санкт-Петербургский политехнический университет Петра Великого. Институт физики, нанотехнологий и телекоммуникаций |
Imprint | Санкт-Петербург, 2018 |
Collection | Выпускные квалификационные работы; Общая коллекция |
Subjects | Демодуляция; Электрические сигналы |
UDC | 621.376 |
Document type | Master graduation qualification work |
File type | Other |
Language | Russian |
Level of education | Master |
Speciality code (FGOS) | 11.04.01 |
Speciality group (FGOS) | 110000 - Электроника, радиотехника и системы связи |
Links | Отзыв руководителя; Рецензия |
DOI | 10.18720/SPBPU/2/v18-5661 |
Rights | Доступ по паролю из сети Интернет (чтение, печать, копирование) |
Record key | RU\SPSTU\edoc\58594 |
Record create date | 12/1/2018 |
Allowed Actions
–
Action 'Read' will be available if you login or access site from another network
Action 'Download' will be available if you login or access site from another network
Group | Anonymous |
---|---|
Network | Internet |
В работе рассматривается реализация демодулятора SEFDM-сигналов на базе ПЛИС. Данные сигналы интересны своей спектральной эффективностью, что делает их потенциально пригодными для сетей сотовой связи и прочих применений, в которых частотный ресурс сильно ограничен. Основная сложность реализации приёмных устройств данных сигналов заключается в высокой вычислительной сложности алгоритмов приёма, которые позволяют достичь приемлемой помехоустойчивости. Применение MAX-LOG-MAP алгоритма в контексте ПЛИС позволяет произвести позволяет произвести распараллеливание и конвейеризацию вычислений, что даёт прирост производительности (относительно последовательных вычислений) при приемлемой вычислительной сложности. Результаты моделирования HDL описания демодулятора сравниваются с моделью в среде Matlab. Проведенное сравнение показывает, что, несмотря на погрешность вычислений в арифметике с фиксированной точкой, выходные битовые последовательности совпадают, а производительность составляет примерно 20 мбит/сек.
Network | User group | Action |
---|---|---|
ILC SPbPU Local Network | All |
|
Internet | Authorized users SPbPU |
|
Internet | Anonymous |
|
Access count: 170
Last 30 days: 2