Хабибуллин, Булат Айратович. Разработка модуля универсального асинхронного приемопередатчика на языке Verilog с использованием ПЛИС [Электронный ресурс]: выпускная квалификационная работа бакалавра: направление 11.03.04 Электроника и наноэлектроника ; образовательная программа 11.03.04_03 Интегральная электроника и наноэлектроника = Design of UART module in Verilog language using FPGA / Б. А. Хабибуллин; Санкт-Петербургский политехнический университет Петра Великого, Институт физики, нанотехнологий и телекоммуникаций ; научный руководитель И. М. Пятак. — Санкт-Петербург, 2019. — 1 файл : 2,9 Мб. — Загл. с титул. экрана. — Доступ по паролю из сети Интернет (чтение). — <URL:http://elib.spbstu.ru/dl/3/2019/vr/vr19-4958.pdf>. — <URL:http://elib.spbstu.ru/dl/3/2019/vr/rev/vr19-4958-o.pdf>. — <URL:http://elib.spbstu.ru/dl/3/2019/vr/rev/vr19-4958-a.pdf>. — DOI 10.18720/SPBPU/3/2019/vr/vr19-4958. — Текст
|
Период
|
Чтение
|
Печать
|
Копирование
|
Открытие
|
Итого
|
|
Год 2020
|
Квартал 1
|
14
|
0
|
0
|
0
|
14
|
|
Квартал 2
|
1
|
0
|
0
|
0
|
1
|
|
Квартал 3
|
0
|
0
|
0
|
0
|
0
|
|
Квартал 4
|
1
|
1
|
2
|
0
|
4
|
|
Год 2021
|
Квартал 1
|
0
|
0
|
1
|
0
|
1
|
|
Квартал 2
|
2
|
0
|
0
|
0
|
2
|
|
Квартал 3
|
1
|
0
|
0
|
0
|
1
|
|
Квартал 4
|
0
|
0
|
0
|
0
|
0
|
|
Год 2022
|
Квартал 1
|
7
|
0
|
0
|
0
|
7
|
|
Квартал 2
|
8
|
0
|
0
|
0
|
8
|
|
Квартал 3
|
0
|
0
|
0
|
0
|
0
|
|
Квартал 4
|
0
|
0
|
0
|
0
|
0
|
|
Год 2023
|
Квартал 1
|
2
|
0
|
0
|
0
|
2
|
|
Квартал 2
|
1
|
0
|
0
|
0
|
1
|
|
Квартал 3
|
0
|
0
|
0
|
0
|
0
|
|
Квартал 4
|
2
|
0
|
0
|
0
|
2
|
|
Год 2024
|
Квартал 1
|
1
|
0
|
0
|
0
|
1
|
|
Квартал 2
|
0
|
0
|
0
|
0
|
0
|
|
Всего
|
40
|
1
|
3
|
0
|
44
|
