Детальная информация

Название: Разработка и реализация в FPGA цифрового универсального многоканального понижающего преобразователя частоты для устройства мониторинга спутниковых систем связи: выпускная квалификационная работа магистра: направление 11.04.01 «Радиотехника» ; образовательная программа 11.04.01_01 «Системы и устройства передачи, приема и обработки сигналов»
Авторы: Борейчук Иван Анатольевич
Научный руководитель: Рашич Андрей Валерьевич
Другие авторы: Зудов Роман Игоревич
Организация: Санкт-Петербургский политехнический университет Петра Великого. Институт физики, нанотехнологий и телекоммуникаций
Выходные сведения: Санкт-Петербург, 2020
Коллекция: Выпускные квалификационные работы; Общая коллекция
Тематика: цифровой понижающий преобразователь частоты; плис; многоканальность; децимация; смеситель; ресемплер; dsp; fpga; digital down converter; multichannel; decimation; mixer; resampler
Тип документа: Выпускная квалификационная работа магистра
Тип файла: PDF
Язык: Русский
Уровень высшего образования: Магистратура
Код специальности ФГОС: 11.04.01
Группа специальностей ФГОС: 110000 - Электроника, радиотехника и системы связи
Ссылки: Отзыв руководителя; Рецензия; Отчет о проверке на объем и корректность внешних заимствований
DOI: 10.18720/SPBPU/3/2020/vr/vr20-2485
Права доступа: Доступ по паролю из сети Интернет (чтение, печать, копирование)
Ключ записи: ru\spstu\vkr\7392

Разрешенные действия:

Действие 'Прочитать' будет доступно, если вы выполните вход в систему или будете работать с сайтом на компьютере в другой сети Действие 'Загрузить' будет доступно, если вы выполните вход в систему или будете работать с сайтом на компьютере в другой сети

Группа: Анонимные пользователи

Сеть: Интернет

Аннотация

Тема выпускной квалификационной работы: «Разработка и реализация в FPGA цифрового универсального многоканального понижающего преобразователя частоты для устройства мониторинга спутниковых систем связи». Данная работа посвящена решению проблемы многоканальной цифровой обработки сигналов в реальном времени. В современных устройствах мониторинга спутниковых систем связи возникает проблема, что высокая частота дискретизации принимаемого сигнала затрудняет реализацию параллельной цифровой обработки нескольких каналов. К тому же, как правило для обработки отдельных каналов частота дискретизации будет избыточной. Для решения данной проблемы был реализован цифровой универсальный многоканальный понижающий преобразователь частоты на 16 каналов с широким диапазоном перестройки коэффициентов децимации 8 – 16384 и покрытием входной полосы частот в 400 МГц в FPGA от Xilinx. В данной работе представлена разработка архитектуры устройства и реализация функциональных модулей: дециматоров, смесителей, коммутатора каналов, ресемплера, канального фильтра и других вспомогательных модулей. При разработке используется принцип модельно-ориентированного проектирования, где первоначально создается модель, оцениваются качество работы, а уже после реализуется в FPGA. Разработанная топология конфигурирования позволяет управлять параметрами каждого отдельного модуля прямо во время работы устройства. Представленная разработка, в силу своей универсальности, может найти применение как в широкополосных системах мониторинга, так и в других разнообразных устройствах приема и обработки сигналов.

The subject of the graduate qualification work is “Design and implementation in FPGA of multi-channel digital down converter for monitoring satellite communications systems”. The given work is devoted to solving the problem of multi-channel digital signal processing in real time. There is a problem related to the high sampling rate of the received signal, which makes it difficult to implement parallel digital processing of several channels in monitoring devices for satellite communication systems. The high sampling frequency also may be excessive for processing single channel. It is proposed to develop a universal 16-channel digital down converter with wide range of supported decimation factors (8-16384) and capturing the input bandwidth of 400 MHz. Implementation based on FPGA from Xilinx. This qualification work presents the development of the device architecture and the implementation of functional modules: decimators, mixers, channel switcher, resampler, channel filter, and other auxiliary modules. The development uses the principles of model-based design. First, models of functional blocks are created to evaluate the quality of work. Then the modules are implemented in the FPGA. The developed configuration topology allows to manage the parameters of each blocks directly while the device is running. The presented development can be used both in broadband monitoring systems and in other various devices for receiving and processing signals.

Права на использование объекта хранения

Место доступа Группа пользователей Действие
Локальная сеть ИБК СПбПУ Все Прочитать Печать Загрузить
Внешние организации №2 Все Прочитать
Внешние организации №1 Все
Интернет Авторизованные пользователи СПбПУ Прочитать Печать Загрузить
Интернет Авторизованные пользователи (не СПбПУ, №2) Прочитать
Интернет Авторизованные пользователи (не СПбПУ, №1)
-> Интернет Анонимные пользователи

Статистика использования

stat Количество обращений: 19
За последние 30 дней: 0
Подробная статистика