Тема выпускной квалификационной работы: «Разработка и реализация в FPGA цифрового универсального многоканального понижающего преобразователя частоты для устройства мониторинга спутниковых систем связи». Данная работа посвящена решению проблемы многоканальной цифровой обработки сигналов в реальном времени. В современных устройствах мониторинга спутниковых систем связи возникает проблема, что высокая частота дискретизации принимаемого сигнала затрудняет реализацию параллельной цифровой обработки нескольких каналов. К тому же, как правило для обработки отдельных каналов частота дискретизации будет избыточной. Для решения данной проблемы был реализован цифровой универсальный многоканальный понижающий преобразователь частоты на 16 каналов с широким диапазоном перестройки коэффициентов децимации 8 – 16384 и покрытием входной полосы частот в 400 МГц в FPGA от Xilinx. В данной работе представлена разработка архитектуры устройства и реализация функциональных модулей: дециматоров, смесителей, коммутатора каналов, ресемплера, канального фильтра и других вспомогательных модулей. При разработке используется принцип модельно-ориентированного проектирования, где первоначально создается модель, оцениваются качество работы, а уже после реализуется в FPGA. Разработанная топология конфигурирования позволяет управлять параметрами каждого отдельного модуля прямо во время работы устройства. Представленная разработка, в силу своей универсальности, может найти применение как в широкополосных системах мониторинга, так и в других разнообразных устройствах приема и обработки сигналов.

The subject of the graduate qualification work is “Design and implementation in FPGA of multi-channel digital down converter for monitoring satellite communications systems”. The given work is devoted to solving the problem of multi-channel digital signal processing in real time. There is a problem related to the high sampling rate of the received signal, which makes it difficult to implement parallel digital processing of several channels in monitoring devices for satellite communication systems. The high sampling frequency also may be excessive for processing single channel. It is proposed to develop a universal 16-channel digital down converter with wide range of supported decimation factors (8-16384) and capturing the input bandwidth of 400 MHz. Implementation based on FPGA from Xilinx. This qualification work presents the development of the device architecture and the implementation of functional modules: decimators, mixers, channel switcher, resampler, channel filter, and other auxiliary modules. The development uses the principles of model-based design. First, models of functional blocks are created to evaluate the quality of work. Then the modules are implemented in the FPGA. The developed configuration topology allows to manage the parameters of each blocks directly while the device is running. The presented development can be used both in broadband monitoring systems and in other various devices for receiving and processing signals.