Детальная информация

Название: Разработка архитектуры алгоритма Берлекэмпа-Месси для реализации в ASIC для применения в декодерах лестничных кодов: выпускная квалификационная работа бакалавра: направление 11.03.01 «Радиотехника» ; образовательная программа 11.03.01_01 «Космические и наземные радиотехнические системы»
Авторы: Полотебнов Валерий Дмитриевич
Научный руководитель: Фадеев Дмитрий Кантович
Другие авторы: Зудов Роман Игоревич
Организация: Санкт-Петербургский политехнический университет Петра Великого. Институт физики, нанотехнологий и телекоммуникаций
Выходные сведения: Санкт-Петербург, 2021
Коллекция: Выпускные квалификационные работы; Общая коллекция
Тематика: ASIC; код Боуза-Чоудхури-Хоквингема; алгоритм Берлекэмпа-Месси; свернутая архитектура; конвейерная архитектура; Bose-Choudhury-Hockwingham code; Berlekamp-Messi algorithm; folded architecture; pipelined architecture
Тип документа: Выпускная квалификационная работа бакалавра
Тип файла: PDF
Язык: Русский
Уровень высшего образования: Бакалавриат
Код специальности ФГОС: 11.03.01
Группа специальностей ФГОС: 110000 - Электроника, радиотехника и системы связи
Ссылки: Отзыв руководителя; Отчет о проверке на объем и корректность внешних заимствований
DOI: 10.18720/SPBPU/3/2021/vr/vr21-4556
Права доступа: Доступ по паролю из сети Интернет (чтение)
Ключ записи: ru\spstu\vkr\13821

Разрешенные действия:

Действие 'Прочитать' будет доступно, если вы выполните вход в систему или будете работать с сайтом на компьютере в другой сети

Группа: Анонимные пользователи

Сеть: Интернет

Аннотация

Данная работа посвящена анализу известных аппаратных реализаций алгоритма Берлекэмпа-Месси, а также разработке новых конвейерной и свернутой архитектур, имеющих меньшую задержку вычислений. Задачи, которые решались в процессе разработки: 1. Провести анализ алгоритма декодирования двоичных кодов БЧХ. 2. Провести анализ существующих аппаратных реализаций алгоритма Берлекэмпа-Месси. 3. Разработать свернутую и конвейерную реализации алгоритма Берлекэмпа-Месси, имеющие меньшую задержку вычислений В процессе выполнения работы была достигнута поставленная цель - разработана архитектура алгоритма Берлекэмпа-Месси для реализации в ASIC с меньшей задержкой. Для достижения данной цели был проведен анализ существующих архитектуры и принципы разработки последовательностной цифровой логики.

This work is devoted to the analysis of known hardware implementations of the Berlekamp-Messi algorithm, as well as the development of new pipelined and folded architectures with lower computation latency. Tasks that were solved during the development process: 1. Analyze the decoding algorithm for binary BCH codes. 2. Analyze the existing hardware implementations of the Berlekamp-Messi algorithm. 3. Develop folded and pipelined implementations of the Berlekamp-Messi algorithm with lower computation latency In the process of performing the work, the set goal was achieved - the architecture of the Berlekamp-Messi algorithm was developed for implementation in ASIC with lower latency. To achieve this goal, an analysis of the existing architecture and the principles of developing sequential digital logic were carried out.

Права на использование объекта хранения

Место доступа Группа пользователей Действие
Локальная сеть ИБК СПбПУ Все Прочитать
Интернет Авторизованные пользователи СПбПУ Прочитать
-> Интернет Анонимные пользователи

Статистика использования

stat Количество обращений: 33
За последние 30 дней: 1
Подробная статистика