?

Details
Table Card RUSMARC
Title: Встроенный сопроцессор для расширения вычислительных возможностей микроконтроллерного ядра: выпускная квалификационная работа бакалавра: направление 12.03.01 «Приборостроение» ; образовательная программа 12.03.01_02 «Информационные технологии безопасности объектов»
Creators: Данилов Никита Русланович
Scientific adviser: Васильев Алексей Евгеньевич
Other creators: Мешалкина Марина Николаевна
Organization: Санкт-Петербургский политехнический университет Петра Великого. Институт компьютерных наук и технологий
Imprint: Санкт-Петербург, 2021
Collection: Выпускные квалификационные работы; Общая коллекция
Subjects: разработка сопроцессора; плис; нечеткие вычисления; coprocessor development; fpga; fuzzy calculations
Document type: Bachelor graduation qualification work
File type: PDF
Language: Russian
Level of education: Bachelor
Speciality code (FGOS): 12.03.01
Speciality group (FGOS): 120000 - Фотоника, приборостроение, оптические и биотехнические системы и технологии
Links: Отзыв руководителя; Отчет о проверке на объем и корректность внешних заимствований
DOI: 10.18720/SPBPU/3/2021/vr/vr21-4574
Rights: Доступ по паролю из сети Интернет (чтение)
Record key: ru\spstu\vkr\15045

Allowed Actions: –

Action 'Read' will be available if you login or access site from another network

Group: Anonymous

Network: Internet

Annotation

Данная работа посвящена разработки специализированного вычислителя, а именно блок нечетких вычислений на базе ПЛИС, с целью снижения трудоемкости разработки нечетких вычислителей и повышения вычислительной эффективности бортовых процессоров с интеллектуальной обработкой данных посредством разработки аппаратного сопроцессора. Задачи, решаемые в ходе выполнения работы: 1. Изучение конфигурируемых систем как основу построения микропроцессорных вычислителей с перестраиваемой структурой. 2. Разработка структурно-функциональную схемы встраиваемого fuzzy-сопроцессора. 3. Реализация вариант встраиваемого сопроцессора fuzzy-системы. В результате была выполнения разработка структурно-функциональной схемы встраиваемого fuzzy-сопроцессора и реализация варианта встраиваемого сопроцессора fuzzy-системы. Полученный в результате реализации сопроцессор может быть интегрирован с ядром микроконтроллера для расширения его вычислительных возможностей.

This work is devoted to the development of a specialized computer, namely a fuzzy computing unit based on FPGA, in order to reduce the complexity of developing fuzzy computers and increase the computational efficiency of on-board processors with intelligent data processing through the development of a hardware coprocessor. Tasks to be solved in the course of the work: 1. The study of configurable systems as the basis for building microprocessor computers with a tunable structure. 2. Development of the structural and functional scheme of the embedded fuzzy coprocessor. 3. Implementation of a variant of the embedded co-processor of the fuzzy system. As a result, the development of the structural and functional scheme of the embedded fuzzy coprocessor and the implementation of the embedded co-processor variant of the fuzzy system was carried out. The resulting coprocessor can be integrated with the microcontroller core to expand its computing capabilities.

Document access rights

Network User group Action
ILC SPbPU Local Network All Read
External organizations N2 All Read
External organizations N1 All
Internet Authorized users SPbPU Read
Internet Authorized users (not from SPbPU, N2) Read
Internet Authorized users (not from SPbPU, N1)
-> Internet Anonymous

Table of Contents

  • ВВЕДЕНИЕ
  • 1. ОБЗОР ПРЕДМЕНТНОЙ ОБЛАСТИ И ПОСТАНОВКА ЗАДАЧИ
    • 1.1. Графические процессоры
    • 1.2. Аппаратное шифрование
    • 1.3. Системы управления
    • 1.4. Нечеткие вычислители
    • 1.5. Аппаратная поддержка нечетких вычислений
    • 1.6. Постановка задачи
  • 2. РАЗРАБОТКА АРХИТЕКТУРЫ НЕЧЕТКОГО ВЫЧИСЛИТЕЛЯ
    • 2.1. Блок фаззификации
    • 2.2. Блок выработки решения
    • 2.3. Блок дефаззификации
  • 3. РЕАЛИЗАЦИЯ НЕЧЕТКОГО ВЫЧИСЛИТЕЛЯ НА ПЛИС С ПОМОЩЬЮ ПО QUARTUS
    • 3.1. Блок фаззификации
    • 3.2. Блок выработки решения
    • 3.3. Блок дефаззификации
    • 3.4. Временная диаграмма работы схемы
  • 4. ЭКСПЕРИМЕНТАЛЬНЫЕ ИССЛЕДОВАНИЯ
    • 4.1. Тестирование уровня регистровых передач
    • 4.2. Высокоуровневые испытания схемы
  • ЗАКЛЮЧЕНИЕ
  • СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

Usage statistics

stat Access count: 3
Last 30 days: 2
Detailed usage statistics