Table | Card | RUSMARC | |
Allowed Actions: –
Action 'Read' will be available if you login or access site from another network
Group: Anonymous Network: Internet |
Annotation
Данная работа посвящена разработке микропроцессорного ядра на языке Verilog. Работа включает в себя описание микропроцессорного устройства на языке Verilog, его тестирование и результаты моделирования в программе Xilinx Vivado 2020.2. Кроме того, в работе рассмотрены способы улучшения производительности микропроцессора, а также выполнен обзор архитектуры MIPS.
This paper is dedicated to the design of a microprocessor core in Verilog language. It includes a description of the Verilog microprocessor device, its testing and simulation results in the Xilinx Vivado 2020.2 software. In addition, the paper considers ways to improve microprocessor performance, and reviews the MIPS architecture.
Document access rights
Network | User group | Action | ||||
---|---|---|---|---|---|---|
ILC SPbPU Local Network | All | |||||
Internet | Authorized users SPbPU | |||||
Internet | Anonymous |
Usage statistics
Access count: 16
Last 30 days: 0 Detailed usage statistics |