Данная работа посвящена разработке схемы компаратора с низким энергопотреблением, которая может применяться в архитектурах АЦП последовательного приближения. Целью работы является разработка динамического компаратора с низким энергопотреблением. Для достижения поставленной цели решались следующие задачи: - разработка предусилителя; - разработка триггерной части компаратора; - разработка топологии компаратора; - разработка модели АЦП последовательного приближения. В работе приведены схемы предусилителей для динамических компараторов, а также результаты моделирования работы компаратора. Для динамического компаратора была разработана топология. Представленные результаты показывают выигрыш по энергопотреблению и чувствительности компаратора.

This research work is devoted to the development of a dynamic comparator with low power consumption, which can be used in the successive approximation register analog-to-digital converter. The aim of the work is to develop a comparator with low power consumption. To achieve the aim, the following tasks were solved: - design of the preamplifier circuit; - design of the digital part of comparator; - design of the comparator’s layout; - design of the analog-to-digital converter successive approximation register’s model. The work presents circuits of preamplifiers for dynamic comparators, as well as the results of simulation comparator’s work. Also layout of the dynamic comparator was designed. The presented results show the advantage of power consumption and sensitivity of the comparator.