Details

Title: Разработка усилительного элемента для 2,5-битного каскада конвейерного АЦП со сниженным энергопотреблением: выпускная квалификационная работа бакалавра: направление 11.03.04 «Электроника и наноэлектроника» ; образовательная программа 11.03.04_03 «Интегральная электроника и наноэлектроника»
Creators: Безруков Василий
Scientific adviser: Пятак Иван Михайлович
Other creators: Енученко Михаил Сергеевич
Organization: Санкт-Петербургский политехнический университет Петра Великого. Институт физики, нанотехнологий и телекоммуникаций
Imprint: Санкт-Петербург, 2021
Collection: Выпускные квалификационные работы; Общая коллекция
Subjects: аналого-цифровой преобразователь; характеристики АЦП; конвейерный АЦП; 1.5-битный каскад; 2.5-битный каскад; коэффициент усиления по постоянному; току; ошибка усиления ОУ; схемы на основе емкостной; накачкой зарядом; дифференциальный усилитель; кольцевой усилитель; analog to digital converter; ADC data; pipelined ADC; 1.5-bit cascade; 2.5-bit cascade; gain; gain error of op amp; circuites on the basis of capacitive charge pump; differential amplifier; ring amplifier
Document type: Bachelor graduation qualification work
File type: PDF
Language: Russian
Speciality code (FGOS): 11.03.04
Speciality group (FGOS): 110000 - Электроника, радиотехника и системы связи
Links: Отзыв руководителя; Отчет о проверке на объем и корректность внешних заимствований
DOI: 10.18720/SPBPU/3/2021/vr/vr21-5084
Rights: Доступ по паролю из сети Интернет (чтение, печать)
Additionally: New arrival

Allowed Actions:

Action 'Read' will be available if you login or access site from another network

Group: Anonymous

Network: Internet

Annotation

Данная работа содержит исследование влияния ошибки усиления каскада АЦП на его основные характеристики. Целью работы является разработка усилительных элементов со сниженным энергопотреблением и сравнение их характеристик (коэффициент усиления, полоса единичного усиления и энергопотребления) с целью определения наиболее подходящих для использования в 2,5-битном каскаде конвейерного АЦП. Моделирование проводилось в среде Matlab/Simulink и Cadence Virtuoso. В результате работы была подробно описана структура конвейерного АЦП, а также структура 1,5-битных и 2,5-битных каскадов, входящих в состав АЦП. Выполнен анализ структуры 2,5-битного АЦП с учётом неидеальности (конечности) коэффициента усиления ОУ. Приведены результаты моделирования 12-битного конвейерного АЦП на основе 2,5-битных каскадов, оценено влияние ошибки усиления ОУ на основные характеристики АЦП. Проведена разработка трёх усилительных элементов со сниженным энергопотреблением, а также сравнение характеристик усилительных элементов. Предложены варианты распределения усилительных элементов по каскадам АЦП, а также посчитано ожидаемое энергопотребление. Результаты работы можно использовать для построения конвейерного АЦП на основе 2,5-битных каскадов со сниженным энергопотреблением. Были предложены варианты распределения усилительных элементов для снижения энергопотребления АЦП.

The given work is devoted to the study of influence of the gain error of the ADC stage on its main characteristics. The aim of the work is to de- velop amplifying elements with reduced power consumption and compare their characteristics (gain, unity gain bandwidth and power consumption) in order to determine the most suitable for use in a 2.5-bit pipeline ADC stage. The simulation was carried out in Matlab / Simulink and Cadence Virtuoso. As a result of the work, the structure of the pipelined ADC was de- scribed in detail, as well as the structure of the 1.5-bit and 2.5-bit stages that make up the ADC. The analysis of the structure of a 2.5-bit ADC is carried out taking into account the imperfection (finiteness) of the amplifi- cation factor of the op-amp. The results of modeling a 12-bit pipelined ADC based on 2.5-bit stages are presented, the effect of the op-amp gain error on the main characteristics of the ADC is estimated. The development of three amplifying elements with reduced power consumption was carried out, as well as a comparison of the characteristics of the amplifying. Vari- ants of the distribution of amplifying elements over the ADC stages are proposed, and the expected power consumption is calculated. The results of the work can be used to build a pipelined ADC based on 2.5-bit stages with reduced power consumption. Variants of the distribution of amplifying elements have been pro- posed to reduce the power consumption of the ADC.

Document access rights

Network User group Action
ILC SPbPU Local Network All Read Print
Internet Authorized users SPbPU Read Print
Internet Authorized users (not from SPbPU)
-> Internet Anonymous

Table of Contents

  • СПИСОК АББРЕВИАТУР И СОКРАЩЕНИЙ
  • ВВЕДЕНИЕ
  • ГЛАВА 1. ОБЗОР ОСНОВНЫХ ХАРАКТЕРИСТИК И СПОСОБОВ ПОСТРОЕНИЯ АНАЛОГО-ЦИФРОВЫХ ПРЕОБРАЗОВАТЕЛЕЙ
    • 1.1. Параллельные АЦП (flash ADC)
    • 1.2. АЦП последовательного приближения (SAR-ADC)
    • 1.3. Сигма-дельта АЦП
    • 1.4. Конвейерные АЦП
    • 1.5. Основные характеристики АЦП
    • 1.6. Статические параметры
      • 1.6.1. Сдвиг нуля (offset error)
      • 1.6.2. Ошибка усиления (gain error)
      • 1.6.3. Дифференциальная нелинейность (Differential Non-Linearity, DNL)
      • 1.6.4. Интегральнаянелинейность (Integral Non-Linearity, INL)
    • 1.7. Динамические параметры
      • 1.7.1. Отношение сигнал-шум (Signal-to-Noise Ratio, SNR)
      • 1.7.2. Коэффициент нелинейных искажений (Total Harmonic Distortion, THD)
      • 1.7.3.Отношениесигнал-шумиискажения (Signal-to-Noise And Distortion, SINAD)
      • 1.7.4. Эффективная разрядность АЦП (Effective Number Of Bits, ENOB)
      • 1.7.5. Динамический диапазон, свободный от гармоник (Spurious-Free Dynamic Range, SFDR)
  • ГЛАВА 2. АНАЛИЗ 2,5 БИТНЫХ МЦАП КАСКАДОВ КОНВЕЙЕРНЫХ АЦП С УЧЕТОМ НЕИДЕАЛЬНОСТИ ОУ
    • 2.1. Структура конвейерного АЦП и ошибки преобразования
    • 2.2. Схема полуторабитного каскада
    • 2.3. Схема 2.5 битного каскада
    • 2.4. Анализ МЦАПа 2.5-битного каскада с учётом неидеальности ОУ
  • ГЛАВА 3. ПОСТРОЕНИЕ МОДЕЛИ КОНВЕЙЕРНОГО АЦП В ПРОГРАММЕ MATLAB/SIMULINK
    • 3.1. Моделирование каскада конвейерного АЦП на основе 2.5 битного МЦАП
    • 3.2. Моделирование 12 битного конвейерного АЦП на основе 2,5 битного МЦАП
  • ГЛАВА 4. РЕАЛИЗАЦИЯ УСИЛИТЕЛЬНЫХ ЭЛЕМЕНТОВ ДЛЯ 2,5-БИТНОГО КАСКАДА ПО ТЕХНОЛОГИИ КМОП 180 NM ФИРМЫ UMC
    • 4.1. Усилительный элемент на основе схемы накачки зарядом (charge pump)
      • 4.1.1. Разработка усилителя с единичным коэффициентом усиления
      • 4.1.2. Усилитель на основе схемы емкостной накачки зарядом
      • 4.1.3. Результаты моделирования схемы с емкостной накачкой зарядом
    • 4.2. Усилители без обратной связи (open-loop)
      • 4.2.1. Дифференциальный усилитель
      • 4.2.2. Результаты моделирования схемы дифференциального усилителя
    • 4.3. Кольцевой усилитель
      • 4.3.1. Разработка кольцевого усилителя в пакете Cadence Virtuoso
      • 4.4. Сравнение усилителей
    • 4.5. Предлагаемые распределения усилителей по каскадам
  • ЗАКЛЮЧЕНИЕ
  • СПИСОК ЛИТЕРАТУРЫ

Usage statistics

stat Access count: 0
Last 30 days: 0
Detailed usage statistics