Table | Card | RUSMARC | |
Allowed Actions: –
Action 'Read' will be available if you login or access site from another network
Group: Anonymous Network: Internet |
Annotation
Тема выпускной квалификационной работы: «Разработка и программирование soft-процессора для модуля управления».Данная работа посвящена разработке soft-процессора, размещаемого на ПЛИС, для замены устаревших процессорных чипов и уменьшения номенклатуры электронных компонентов в модуле управления МВ-1000М.Soft-процессор с рабочим названием SPr430 создан на основе процессора фирмы TI семейства MSP430хх, имеющего близкие характеристики к заменяемому процессору ADSP-2185N.В качестве среды разработки и отладки программ процессора предложена среда IAR Embedded Workbench, которая позволяет создавать и компилировать программы, а также выполнять их симуляцию.Разработана рабочая версия процессора с усеченным набором команд и режимов адресации в среде Quartus для ПЛИС фирмы INTEL. Для реализации использовался язык SystemVerilog. Тестирование выполнялось на уровне кодов команд и с помощью программ на языке ассемблер.Предложены способы взаимодействия между средой разработки и soft-процессором.Практические результаты работы могут быть интересны фирмам, которые стремятся к уменьшению номенклатуры и типов процессоров и контроллеров в их изделиях, с возможностью решения задач импортозамещения.
The subject of the graduate qualification work is «Development and programming of a soft-processor for the control module».This work is devoted to the development of a soft-processor located on the FPGA to replace outdated processor chips and reduce the range of electronic components in the МВ-1000М control module.The soft-processor with the working name SPr430 is based on the MSP430xx family processor from TI, which has similar characteristics to the replaced ADSP-2185N processor.As an environment for developing and debugging processor programs, the IAR Embedded Workbench environment is proposed, which allows you to create and compile programs, as well as perform their simulation.A working version of the processor with a reduced set of instructions and addressing modes in the Quartus environment for INTEL FPGAs has been developed. For implementation, the SystemVerilog language was used. Testing was performed at the level of instruction codes and using assembly language programs.Methods of interaction between the development environment and the soft-processor are proposed.The practical results of the work may be of interest to companies that seek to reduce the range and types of processors and controllers in their products, with the possibility of solving import substitution problems.
Document access rights
Network | User group | Action | ||||
---|---|---|---|---|---|---|
ILC SPbPU Local Network | All | |||||
Internet | Authorized users SPbPU | |||||
Internet | Anonymous |
Usage statistics
Access count: 19
Last 30 days: 1 Detailed usage statistics |